[发明专利]半导体设备和存储器系统

说明书

一种半导体设备，包括：多电平接收器，包括N个感测放大器和对N个感测放大器的输出进行解码的解码器，N个感测放大器中的每一个接收具有M个电平的多电平信号和参考信号(其中，M是大于2的自然数，并且其中，N是小于M的自然数)；时钟缓冲器，接收参考时钟信号；以及时钟控制器，使用参考时钟信号生成N个时钟信号，将N个时钟信号分别输入到N个感测放大器，并且使用N个感测放大器的输出分别确定N个时钟信号中的每一个的相位。

相关申请的交叉引用

本申请要求于2020年8月21日在韩国知识产权局提交的韩国专利申请No.10-2020-0105421的优先权，其公开内容通过引用整体并入本文中。

技术领域

本发明构思涉及一种半导体设备和存储器系统。

背景技术

存储器设备可以提供响应于从外部控制器接收到的控制信号写入和擦除数据或读取所记录的数据的功能。存储器设备可以从控制器接收数据，并将其存储在存储器单元中，并且可以发送数据作为非归零(NRZ)信号和其他多电平信号以提高存储器设备和控制器之间的数据传输速度。

发明内容

本发明构思的一方面在于提供了一种半导体设备和存储器系统，该半导体设备能够通过分别调整被输入到接收多电平信号的感测放大器的时钟信号中的每一个的相位，将由控制器发送的信息准确地恢复为多电平信号。

根据本发明构思的一个方面，一种半导体设备，包括：多电平接收器，包括N个感测放大器和对N个感测放大器的输出进行解码的解码器，N个感测放大器中的每一个感测放大器接收具有M个电平的多电平信号和参考信号，其中M是大于2的自然数，并且其中N是小于M的自然数；时钟缓冲器，被配置为接收参考时钟信号；以及时钟控制器，被配置为：使用参考时钟信号生成N个时钟信号，将N个时钟信号分别输入到N个感测放大器，并且使用N个感测放大器的输出分别确定N个时钟信号中的每一个时钟信号的相位。

根据本发明构思的一个方面，一种半导体设备，包括：存储器单元阵列，包括连接到多个字线和多个位线的多个存储器单元；字线驱动器，连接到多个字线；读/写电路，连接到多个位线；多电平接收器，包括从外部控制器接收具有M个电平(其中，M是大于2的自然数)的多电平信号的多个感测放大器和对多个感测放大器的输出进行解码的解码器；以及时钟控制器，被配置为：当多电平接收器在对存储器单元的刷新操作期间从外部控制器接收测试数据图案时，生成多个时钟信号，并且将多个时钟信号分别输入到多个感测放大器，并且使用多个感测放大器的输出分别调整多个时钟信号中的每一个时钟信号的相位。

根据本发明构思的一个方面，一种存储器系统，包括：存储器设备，具有多个存储器单元；以及控制器，通过多个引脚连接到存储器设备，并且被配置为控制存储器设备，其中，控制器通过多个引脚向存储器设备发送数据信号、数据选通信号和命令/地址信号中的至少一个，控制器向存储器设备发送刷新命令，并且当存储器设备响应于刷新命令执行刷新操作时，控制器通过多个引脚中的至少一个引脚将测试数据图案作为多电平信号发送到存储器设备。

附图说明

根据结合附图的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：

图1是根据本发明构思的示例实施例的包括半导体设备的系统的示意图；

图2是示意性地示出了根据本发明构思的示例实施例的半导体设备的图；

图3至图5是示出了根据本发明构思的示例实施例的由半导体设备接收的多电平信号的图；

图6和图7是被提供用于示出根据本发明构思的示例实施例的半导体设备的操作的图；

图8至图13是被提供用于示出根据本发明构思的示例实施例的半导体设备的操作的图；

图14是示意性地示出了根据本发明构思的示例实施例的存储器系统的图；