[发明专利]半导体设备和存储器系统

权利要求书

1.一种半导体设备，包括：

多电平接收器，包括N个感测放大器和对所述N个感测放大器的输出进行解码的解码器，所述N个感测放大器中的每一个感测放大器接收具有M个电平的多电平信号和参考信号，其中M是大于2的自然数，并且其中N是小于M的自然数；

时钟缓冲器，被配置为接收参考时钟信号；以及

时钟控制器，被配置为：使用所述参考时钟信号生成N个时钟信号，将所述N个时钟信号分别输入到所述N个感测放大器，并且使用所述N个感测放大器的输出分别确定所述N个时钟信号中的每一个时钟信号的相位。

2.根据权利要求1所述的半导体设备，其中，所述N个感测放大器包括第一感测放大器和第二感测放大器，并且所述第一感测放大器接收第一参考信号，并且所述第二感测放大器接收与所述第一参考信号不同的第二参考信号，并且

所述N个时钟信号包括被输入到所述第一感测放大器的第一时钟信号和被输入到所述第二感测放大器的第二时钟信号，所述第一时钟信号的相位与所述第二时钟信号的相位不同。

3.根据权利要求1所述的半导体设备，其中，所述时钟控制器通过增加所述N个时钟信号中的每一个时钟信号的延迟时间来确定所述N个时钟信号中的每一个时钟信号的第一阈值延迟时间，并且通过减少所述N个时钟信号中的每一个时钟信号的延迟时间来确定所述N个时钟信号中的每一个时钟信号的第二阈值延迟时间，

其中，针对所述N个时钟信号中的每一个时钟信号，基于所述第一阈值延迟时间和所述第二阈值延迟时间来确定相位。

4.根据权利要求3所述的半导体设备，其中，当所述多电平接收器从外部控制器接收作为所述多电平信号的测试数据图案时，所述时钟控制器确定所述N个时钟信号中的每一个时钟信号的相位。

5.根据权利要求4所述的半导体设备，其中，所述时钟控制器增加所述N个时钟信号中的每一个的延迟时间，将所述N个感测放大器的输出数据与所述测试数据图案进行比较，并且将当所述输出数据与所述测试数据图案不同时的延迟时间确定为所述第一阈值延迟时间。

6.根据权利要求4所述的半导体设备，其中，所述时钟控制器减少所述N个时钟信号中的每一个时钟信号的延迟时间，将所述N个感测放大器的输出数据与所述测试数据图案进行比较，并且将当所述输出数据与所述测试数据图案不同时的延迟时间确定为所述第二阈值延迟时间。

7.根据权利要求3所述的半导体设备，其中，所述第一阈值延迟时间具有正号，并且所述第二阈值延迟时间具有负号，并且

所述延迟时间根据所述第一阈值延迟时间和所述第二阈值延迟时间之和来确定。

8.根据权利要求1所述的半导体设备，其中，M是2的幂，并且N等于M-1。

9.根据权利要求1所述的半导体设备，其中，由所述N个感测放大器中的每一个感测放大器接收的所述参考信号具有与所述M个电平不同的电平。

10.根据权利要求1所述的半导体设备，其中，所述时钟控制器顺序地确定所述N个时钟信号中的每一个时钟信号的相位。

11.一种半导体设备，包括：

存储器单元阵列，包括连接到多个字线和多个位线的多个存储器单元；

字线驱动器，连接到所述多个字线；

读/写电路，连接到所述多个位线；

多电平接收器，包括从外部控制器接收具有M个电平的多电平信号的多个感测放大器和对所述多个感测放大器的输出进行解码的解码器，其中，M是大于2的自然数；以及

时钟控制器，被配置为：当所述多电平接收器在对所述存储器单元的刷新操作期间从所述外部控制器接收测试数据图案时，生成多个时钟信号，并且将所述多个时钟信号分别输入到所述多个感测放大器，并且使用所述多个感测放大器的输出分别调整所述多个时钟信号中的每一个时钟信号的相位。