[发明专利]多栅极器件及其制造方法

说明书

本文公开了多栅极器件及其制造方法。示例性多栅极器件包括设置在第一区域中的第一FET；以及设置在衬底的第二区域中的第二FET。第一FET包括设置在衬底上方的第一沟道层，以及设置在第一沟道层上并且延伸以包裹第一沟道层的每个的第一栅极堆叠件。第二FET包括设置在衬底上方的第二沟道层，以及设置在第二沟道层上并且延伸以包裹第二沟道层的每个的第二栅极堆叠件。第一沟道层的数量大于第二沟道层的数量。第一沟道层的最底部一个位于第二沟道层的最底部一个下方。

技术领域

本申请的实施例涉及多栅极器件及其制造方法。

背景技术

电子工业对更小且更快的电子器件的需求日益增长，这些电子器件同时能够支持更多日益复杂和精密的功能。为了满足这些需求，集成电路(IC)工业中存在制造低成本、高性能和低功耗IC的持续趋势。迄今为止，这些目标已经在很大程度上通过减小IC尺寸(例如，最小IC部件尺寸)来实现，从而提高生产效率并且降低相关成本。但是，这种缩放也增加了IC制造工艺的复杂性。因此，实现IC器件及其性能的持续进步需要IC制造工艺和技术中的类似进步。

近来，已经引入了多栅极器件以改善栅极控制。已经观察到多栅极器件可以增加栅极-沟道耦接、减小截止状态电流和/或减小短沟道效应(SCE)。一种这样的多栅极器件是全环栅(GAA)器件，其包括可以部分或全部在沟道区域周围延伸以至少在两侧上提供至沟道区域的访问的栅极结构。GAA器件能够积极缩小IC技术、维持栅极控制并且降低SCE，同时与传统IC制造工艺无缝集成。随着GAA器件继续缩放，当将各个器件集成在一起时出现了挑战，已经观察到哪些挑战会降低功率效率和GAA器件性能并且增加GAA处理复杂性，包括电池尺寸。因此，虽然现有的GAA器件和用于制造这种器件的方法通常已经足以满足其预期目的，但是它们不是在所有方面都完全令人满意。

发明内容

本申请的一些实施例提供了一种多栅极器件，包括：衬底，具有第一区域和第二区域；第一场效应晶体管(FET)，设置在所述第一区域中，其中，所述第一场效应晶体管包括：第一沟道层，设置在所述衬底上方，第一栅极堆叠件，设置在所述第一沟道层上并且延伸以包裹所述第一沟道层的每个，以及第一源极/漏极部件，由所述第一栅极堆叠件插入并且延伸以接触所述第一沟道层的每个；以及第二场效应晶体管，设置在所述第二区域中，其中，所述第二场效应晶体管包括：第二沟道层，设置在所述衬底上方，第二栅极堆叠件，设置在所述第二沟道层上并且延伸以包裹所述第二沟道层的每个，以及第二源极/漏极部件，由所述第二栅极堆叠件插入并且延伸以接触所述第二沟道层的每个，其中，所述第一沟道层的数量大于所述第二沟道层的数量，并且其中，所述第一沟道层的最底部一个沟道层位于所述第二沟道层的最底部一个沟道层下方。

本申请的另一些实施例提供了一种多栅极器件，包括：衬底，具有第一区域、第二区域和第三区域；第一场效应晶体管(FET)，设置在所述第一区域中，其中，所述第一场效应晶体管包括设置在所述衬底上方的第一沟道层，以及设置在所述第一沟道层上并且延伸以包裹所述第一沟道层的每个的第一栅极堆叠件；第二场效应晶体管，设置在所述第二区域中，其中，所述第二场效应晶体管包括设置在所述衬底上方的第二沟道层，以及设置在所述第二沟道层上并且延伸以包裹所述第二沟道层的每个的第二栅极堆叠件；以及第三场效应晶体管，设置在所述第三区域中，其中，所述第三场效应晶体管包括设置在所述衬底上方的第三沟道层，以及设置在所述第三沟道层上并且延伸以包裹所述第三沟道层的每个的第三栅极堆叠件，其中，所述第一沟道层的数量大于所述第二沟道层的数量，所述第二沟道层的数量大于所述第三沟道层的数量，以及所述第一沟道层的最顶面与所述第二沟道层的最顶面和所述第三沟道层的最顶面共面。