[发明专利]降低衬偏效应的多晶电阻匹配方法及电路

说明书

本发明涉及一种多晶电阻匹配方法及电路，尤其是一种降低衬偏效应的多晶电阻匹配方法及电路。对于待匹配的第一电阻单元与第二电阻单元，将第一电阻单元划分A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位，将第二电阻单元采用与第一电阻单元相同的设置方式，从而能有效降低衬偏效应，提高多晶电阻匹配的精度，适应范围广，安全可靠。

技术领域

本发明涉及一种多晶电阻匹配方法及电路，尤其是一种降低衬偏效应的多晶电阻匹配方法及电路。

背景技术

集成电路制造工艺中，电阻包括电阻体、设置于电阻体上的电阻体连接端、衬底以及设置于衬底上的衬底连接端，其中，电阻体连接端是使用接触孔连接。电阻体一般可以是多晶电阻、注入电阻(P注入和N注入)或阱电阻(P阱，N阱)。对于衬底，可以是整个晶圆(wafer)的衬底(substrate)，也可以是N阱或者P阱。

电阻体采用多晶电阻时，多晶电阻中有载流子，所以在受到电场影响时，会改变电阻体中载流子的分布，电阻值会有微小变化，电场越强阻值变化越明显。

在通常应用中，衬底会始终接同一个电位，在工作时，电阻体流过电流，会在电阻体上产生电压差，并且电压从电阻体连接正端到电阻体连接负端呈近似线性下降，这就导致电阻体的不同位置与衬底之间的电压差是不同的。因此，会导致电阻体不同位置的阻值变的不同，电阻的电阻体连接正端与电阻体连接负端间电阻相差最大，特别是在衬底与电阻体间压差较大时，阻值差距更大。

对于上述几种类型的电阻体中，电阻体采用多晶电阻时，衬底电压影响最小，但是对于一些要求严格匹配的电路设计，这种影响也是不可接受的。如图3所示，为双端输入双端输出固定增益的运算放大器，电阻R3与电阻 R1之间的电阻比必须和电阻R4与电阻R2相对应的电阻比严格相等，否则会引起增益的误差。为了保证两组电阻成比例，通常的做法是：

当运算放大器工作时，输出端OUT1与输出端OUT2间的电压差在5V范围变化时，上述电阻比的匹配精度可以控制在千分之1以内，但输出端OUT1 与输出端OUT2间的电压差达到±40V时，当上述电阻比的误差会达到千分之 5以上时，会使得运算放大器的设计指标严重恶化。

综上，在高精度运算放大器等领域，如何实现电阻间的匹配是目前需要解决的难题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种降低衬偏效应的多晶电阻匹配方法及电路，其能有效降低衬偏效应，提高多晶电阻匹配的精度，适应范围广，安全可靠。

按照本发明提供的技术方案，所述降低衬偏效应的多晶电阻匹配方法，包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；

在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为 V3，其中，V1：V2＝n：m；

对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；