[发明专利]闪存的制造方法

说明书

本发明公开了一种闪存的制造方法，包括：步骤一、形成第一栅介质层和第一多晶硅层；步骤二、形成硬质掩膜层；步骤三、光刻定义出源线形成区域并进行第一次刻蚀形成源线开口，第一次刻蚀中形成字线多晶硅栅的第一侧面；步骤四、形成源区；步骤五、在源线开口的侧面形成第一栅间介质层和浮栅；步骤六、在源线开口中形成第二栅间介质层和控制栅；步骤七、形成第三栅间介质层和擦除栅的导电材料层，进行光刻定义和刻蚀形成擦除栅；步骤八、去除硬质掩膜层，形成第一侧墙；步骤九、以第一侧墙为自对准条件对第一多晶硅层和第一栅介质层进行第二次刻蚀形成字线多晶硅栅的第二侧面。本发明能自对准形成字线多晶硅栅，能减少光罩层次并能降低工艺成本。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种闪存的制造方法。

背景技术

如图1所示，是现有38超级闪存(SF)的结构示意图；现有38超级闪存包括：

在半导体衬底101上形成有第一栅介质层(未显示)和字线(WL)多晶硅栅102。

浮栅(FG)104由TiN层组成。在浮栅104和字线多晶硅栅102隔离有栅间介质层103。

在源区109的上方形成有控制栅(CG)106，控制栅106同时作为源线(SL)。

在控制栅106和浮栅104之间隔离有栅间介质层105。

擦除栅108覆盖在控制栅106和浮栅104的顶部且擦除栅108和底部的控制栅106和浮栅104之间隔离有栅间介质层107。

在字线多晶硅栅102的侧面的半导体衬底101中还自对准形成有轻掺杂漏区110a和漏区110。

相比于业界第3代SF结构，38SF利用水平电场的写操作和尖端TiN无电压耦合的擦操作，极大提升擦写效率和降低操作电压。该结构增大了EG对FG的嵌套窗口以及更好尖端控制，耐久力(Endurance)性能更佳。

发明内容

本发明所要解决的技术问题是提供一种闪存的制造方法，能自对准形成字线多晶硅栅，能减少光罩层次并从而能降低工艺成本。

为解决上述技术问题，本发明提供的闪存的制造方法包括如下步骤：

步骤一、在半导体衬底上形成第一栅介质层和第一多晶硅层。

步骤二、在所述第一多晶硅层的顶部形成硬质掩膜层。

步骤三、光刻定义出源线形成区域，根据光刻定义依次对所述硬质掩膜层、所述第一多晶硅层和所述第一栅介质层进行第一次刻蚀形成源线开口，所述源线开口的底部将所述半导体衬底表面暴露；所述第一次刻蚀形成的所述第一多晶硅层的侧面为字线多晶硅栅的第一侧面。

步骤四、在所述源线开口的底部的所述半导体衬底中形成源区。

步骤五、在所述源线开口的侧面形成第一栅间介质层和形成由TiN层组成的浮栅；所述第一栅间介质层在所述浮栅和所述字线多晶硅栅之间实现隔离，所述第一栅间介质层还位于所述浮栅底部的所述半导体衬底表面实现所述浮栅和所述源区之间的隔离。

步骤六、在形成有所述第一栅间介质层和所述浮栅的所述源线开口中形成第二栅间介质层和由导电材料层组成的控制栅；所述第二栅间介质层在所述控制栅和所述浮栅之间实现隔离。

步骤七、形成第三栅间介质层和擦除栅的导电材料层，光刻定义出擦除栅的形成区域并对所述第三栅间介质层和所述擦除栅的导电材料层进行刻蚀形成所述擦除栅；所述擦除栅位于所述浮栅和所述控制栅的顶部且所述擦除栅的覆盖区域大于所述源线开口的形成区域。

步骤八、去除所述硬质掩膜层，形成第一侧墙，所述第一侧墙形成在所述擦除栅的侧面以及所述擦除栅底部的所述第一栅间介质层的侧面。