[发明专利]半导体结构的制作方法及半导体结构

说明书

本申请提供一种半导体结构的制作方法及半导体结构，涉及半导体技术领域，用于解决半导体结构的寄生电容值较高的技术问题。半导体结构包括位线以及位于位线至少一侧的空气隙，空气隙的侧壁的材质包括含硅化合物，对空气隙的侧壁渗碳处理，空气隙的内侧面形成含碳层；对含碳层靠近空气隙的开口的区域进行氧化处理，生成的氧化物封堵空气隙的开口。利用生成的氧化物封堵空气隙，在空气隙的侧壁生长氧化物而实现对空气隙的自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。

背景技术

随着半导体技术的发展，芯片上的半导体结构的集成度不断提高，各半导体结构之间的间距不断缩小，进而使得半导体结构中相邻的导电器件(例如位线)的间距也不断缩小，导致相邻的导电器件之间的寄生电容值越来越大。随着寄生电容值的增大，相邻的导电器件之间的电容耦合上升，进而导致芯片上的电信号的延迟(电容电阻延迟)，不仅影响芯片的工作频率，还会影响芯片的可靠性。

相关技术中，通过在导电器件之间设置空气隙，利用空气的介电常数低以降低导电器件之间的寄生电容值。然而，封闭空气隙开口时，封口材料易掉落至空气隙内，导致空气隙降低寄生电容值的效果下降，半导体结构的寄生电容值较高。

发明内容

鉴于上述问题，本申请实施例提供一种半导体结构的制作方法及半导体结构，用于降低半导体结构的寄生电容值。

本申请实施例的第一方面提供一种半导体结构的制作方法，所述半导体结构包括位线，以及位于所述位线至少一侧的空气隙，所述空气隙的侧壁的材质包括含硅化合物，所述半导体结构的制作方法包括：

对所述空气隙的侧壁渗碳处理，所述空气隙的内侧面形成含碳层；

对所述含碳层靠近所述空气隙的开口的区域进行氧化处理，生成的氧化物封堵在所述空气隙的开口。

本申请实施例提供的半导体结构的制作方法至少具有如下优点：

本申请实施例提供的半导体结构的制作方法中，通过在空气隙的内侧面形成含碳层，且对含碳层靠近空气隙开口的区域进行氧化处理，空气隙的侧壁生长氧化物而对空气隙自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

如上所述的半导体结构的制作方法，所述渗碳处理时的第一温度为70℃-200℃，第一压力为10mTorr-500mTorr，第一射频功率为1000W-10000W，第一偏压为50W-500W。

如上所述的半导体结构的制作方法，对所述空气隙的侧壁渗碳处理时，利用第一等离子体与所述空气隙的侧壁进行反应，所述第一等离子体包括甲烷、乙烯或者乙炔中的一种或者多种。

如上所述的半导体结构的制作方法，所述第一等离子体为甲烷，所述甲烷的流量为10sccm-500sccm。

如上所述的半导体结构的制作方法，所述空气隙的侧壁的材质为氮化硅，所述含碳层的材质为氮碳化硅。

如上所述的半导体结构的制作方法，所述第一等离子体以氮气或者氩气为载体，所述氮气或者氩气的流量为10sccm-500sccm。

如上所述的半导体结构的制作方法，所述氧化处理时的第二温度为10℃-80℃，第二压力为1000mTorr-20000mTorr，第二射频功率为1000W-10000W，第二偏压为0W-50W。

如上所述的半导体结构的制作方法，对所述含碳层靠近所述空气隙的开口的区域进行氧化处理时，利用第二等离子体与所述含碳层靠近所述空气隙的开口的区域进行反应；所述第二等离子体包括氧化气体和辅助气体，所述氧化气体包括一氧化碳或者二氧化碳中的一种或者多种，所述辅助气体包括硅烷或者乙硅烷中的一种或者多种。