[发明专利]半导体器件和制造半导体结构的方法

说明书

半导体器件包括从衬底垂直突出的鳍结构，其中，鳍结构包含硅锗(SiGe)。外延硅层设置在鳍结构的侧壁上。外延硅层包含氮。一个或多个介电衬垫层设置在外延硅层上。介电隔离结构设置在一个或多个介电衬垫层上方。本申请的实施例还涉及制造半导体结构的方法。

技术领域

本申请的实施例涉及半导体器件和制造半导体结构的方法。

背景技术

半导体集成电路(IC)行业经历了指数式增长。IC材料和设计方面的技术进步已经产生了多代IC，其中每一代都比前一代具有更小且更复杂的电路。在集成电路的发展过程中，功能密度(即每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小组件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本带来效益。这种按比例缩小也增加了IC处理和制造的复杂性。

例如，随着半导体器件继续按比例缩小，已经使用硅锗来形成P型晶体管的沟道区。然而，硅锗沟道比硅沟道氧化得更快。传统的半导体制造方法没有充分考虑到这种差异。结果，制造具有硅锗沟道的半导体器件的传统方法可能经历性能下降或良率降低。

因此，尽管常规的制造半导体器件的方法通常已足够，但它们并不是在所有方面都已令人满意。

发明内容

本申请的一些实施例提供了一种用于制造半导体结构的方法，其包括：形成从衬底垂直突出的鳍结构；在所述鳍结构的表面上外延生长硅层；执行第一快速热氮化(RTN)工艺，其中所述第一快速热氮化工艺将氮注入至外延生长的硅层中；在已经执行所述第一快速热氮化工艺之后，在所述外延生长的硅层上方形成介电衬垫层；以及在所述介电衬垫层上方形成介电隔离结构。

本申请的另一些实施例提供了一种用于制造半导体结构的方法，其包括：将硅锗材料图案化成p型鳍结构，其中，所述图案化包括一个或多个蚀刻工艺；在所述p型鳍结构上生长外延层；将氮注入至所述外延层中；在氮已经被注入至所述外延层中之后，在所述外延层上沉积氧化硅衬垫层；将氮注入至所述氧化硅衬垫层中；以及在氮已经被注入至所述氧化硅衬垫层中之后，在所述氧化硅衬垫层上方形成浅沟槽隔离(STI)结构。

本申请的又一些实施例提供了一种半导体器件，包括：鳍结构，从衬底垂直突出，其中，所述鳍结构包含硅锗(SiGe)；外延硅层，设置在所述鳍结构的侧壁上，其中，所述外延硅层包含氮；一个或多个介电衬垫层，设置在所述外延硅层上；以及介电隔离结构，设置在所述一个或多个介电衬垫层上方。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该注意，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的各个方面的鳍式场效应晶体管(FinFET)形式的IC器件的立体图。

图1B是根据本发明的各个方面的FinFET形式的IC器件的平面俯视图。

图1C是根据本发明的各个方面的GAA器件形式的IC器件的立体图。

图2-图10是根据本发明的各个方面的处于各个制造阶段的IC器件的的各个实施例的截面侧视图。

图11是根据本发明的各个方面的SRAM单元的电路示意图。

图12是根据本发明的各个方面的制造系统的框图。

图13是示出根据本发明的各个方面的制造半导体器件的方法的流程图。

图14A、图14B和图14C是根据一些实施例的蚀刻步骤的结果的各个3D图和截面图。

图15A、图15B和图15C是根据一些实施例的由图14A至图14C的蚀刻步骤形成的结构的各个3D图和截面图。

具体实施方式