[发明专利]半导体结构及其形成方法

说明书

本公开涉及半导体结构及其形成方法。一种方法，包括：形成突出高于隔离区域的顶表面的半导体鳍。半导体鳍与半导体条重叠，并且半导体条接触隔离区域。该方法还包括：在半导体鳍的第一部分的侧壁和顶表面上形成栅极堆叠；以及蚀刻半导体鳍和半导体条以形成沟槽。沟槽具有在半导体鳍中的上部和在半导体条中的下部。在沟槽的下部中生长半导体区域。用于生长半导体区域的工艺气体不具有含n型掺杂剂气体和含p型掺杂剂气体两者。在沟槽的上部中生长源极/漏极区域，其中，源极/漏极区域包括p型或n型掺杂剂。

技术领域

本公开涉及半导体结构及其形成方法。

背景技术

在集成电路的形成中，为晶体管形成深源极/漏极区域，使得可以降低沟道电阻。因此可以提高相应晶体管的性能。然而，深源极/漏极区域的形成可能导致泄漏电流的增加。

发明内容

根据本公开的一方面，提供了一种形成半导体结构的方法，包括：形成突出高于隔离区域的顶表面的半导体鳍，其中，所述半导体鳍与半导体条重叠，并且所述半导体条接触所述隔离区域；在所述半导体鳍的第一部分的侧壁和顶表面上形成栅极堆叠；蚀刻所述半导体鳍和所述半导体条以形成沟槽，其中，所述沟槽包括在所述半导体鳍中的上部和在所述半导体条中的下部；在所述沟槽的下部中生长半导体区域，其中，用于生长所述半导体区域的工艺气体不具有含n型掺杂剂气体和含p型掺杂剂气体两者；以及在所述沟槽的上部中生长源极/漏极区域，其中，所述源极/漏极区域包括p型或n型掺杂剂。

根据本公开的一方面，提供了一种形成半导体结构的方法，包括：形成突出高于隔离区域的顶表面的半导体鳍；在所述半导体鳍上形成栅极堆叠；蚀刻所述半导体鳍以形成沟槽，其中，所述沟槽进一步延伸到所述半导体鳍之下的半导体条中，并且延伸到阱区域中；在所述沟槽的下部中生长半导体区域，其中，所述半导体区域的顶表面与所述半导体鳍的底部齐平或低于所述半导体鳍的底部，并且所述半导体区域的第一掺杂剂浓度低于所述阱区域的第二掺杂剂浓度，并且其中，所述第一掺杂剂浓度和所述第二掺杂剂浓度是n型和p型掺杂剂的掺杂剂浓度；以及在所述半导体区域之上生长源极/漏极区域。

根据本公开的一方面，提供了一种形成半导体结构的方法，包括：在半导体衬底中形成阱区域；形成延伸到所述阱区域中的隔离区域；使所述隔离区域凹陷，其中，所述阱区域的一部分突出高于所述隔离区域以形成半导体鳍，并且所述阱区域的一部分位于所述隔离区域之间作为半导体条；在所述半导体条中生长半导体区域，其中，用于生长所述半导体区域的工艺气体不具有p型和n型掺杂剂两者；以及在所述半导体区域之上形成源极/漏极区域，其中，所述半导体区域具有低于所述阱区域的第二掺杂浓度和所述源极/漏极区域的第三掺杂浓度的第一掺杂浓度。

附图说明

在结合附图阅读下面的具体实施方式时，得以从下面的具体实施方式中最佳地理解本公开的各方面。要注意的是，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-图4、图5A、图5B、图6A、图6B、图6C、图7A、图7B、图8A、图8B、图9A、图9B、图10、图11A、图11B、图12、图13A和图13B示出了根据一些实施例的鳍式场效应晶体管(FinFET)的形成中的中间阶段的横截面视图。

图14示出了根据一些实施例的用于形成FinFET的工艺流程。

具体实施方式

下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各种示例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各个实施例和/或配置之间的关系。