[发明专利]半导体器件以及形成半导体器件的方法

说明书

本公开涉及一种半导体器件以及形成半导体器件的方法。可以提供一种半导体器件，其包括：第一绝缘层；第二绝缘层，其布置在第一绝缘层之上；存储器结构，其布置在存储器区域内，并且包括位于第一绝缘层内的电阻变化存储器元件；以及逻辑结构，其布置在逻辑区域内。在存储器区域中，第一绝缘层可以接触第二绝缘层，并且在逻辑区域中，半导体器件还可以包括布置在第一绝缘层和第二绝缘层之间的停止层。

技术领域

本公开总体上涉及半导体器件以及形成半导体器件的方法。

背景技术

非易失性存储器结构通常用于诸如智能电话和平板电脑之类的消费电子产品中。存储器结构通常作为半导体器件的一部分而被包括在消费电子产品内，其中半导体器件通常也包括逻辑结构。

在半导体器件的制造期间，可以首先形成存储器结构，然后可以在存储器结构之上沉积绝缘材料。由于存储器结构的存在，这些结构之上的绝缘材料的表面形貌(topology)通常大于绝缘材料中的其他部分。为了减小这种表面形貌，通常使用反向掩模对绝缘材料执行回蚀工艺。然而，这种回蚀工艺往往会损坏绝缘材料的表面。例如，在回蚀工艺之后，来自反向掩模的一定量的聚合物残留物可能留在绝缘材料的表面上，因为通常很难完全去除聚合物(即使使用稀释的氢氟酸(DHF)清洁表面)。因此，绝缘材料可能与随后沉积在其上的材料分层。这可能进而导致这些材料之间的界面的时间相关的电介质击穿(TDDB)，并由此导致芯片封装交互(CPI)问题。

因此，希望提供一种改善的半导体器件，其中该半导体器件的多个层中的表面形貌减小并且可靠性增加。

发明内容

根据各种非限制性实施例，可以提供一种半导体器件，包括：第一绝缘层；第二绝缘层，其布置在所述第一绝缘层之上；存储器结构，其布置在存储器区域内，并且包括位于所述第一绝缘层内的电阻变化存储器元件；以及逻辑结构，其布置在逻辑区域内；其中在所述存储器区域中，所述第一绝缘层可以接触所述第二绝缘层，并且在所述逻辑区域中，所述半导体器件还可以包括布置在所述第一绝缘层和所述第二绝缘层之间的停止层。

根据各种非限制性实施例，可以提供一种用于制造半导体器件的方法。所述方法可以包括：在存储器区域内形成存储器结构；在所述存储器结构之上形成第一绝缘层，其中所述存储器结构可以包括位于所述第一绝缘层内的电阻变化存储器元件；部分地在所述第一绝缘层之上形成停止层；在所述第一绝缘层之上形成第二绝缘层；以及在逻辑区域内形成逻辑结构；其中在所述存储器区域中，所述第一绝缘层可以接触所述第二绝缘层，并且在所述逻辑区域中，所述停止层可以布置在所述第一绝缘层和所述第二绝缘层之间。

根据各种非限制性实施例，可以提供一种半导体器件，其包括：第一绝缘层；第二绝缘层，其布置在所述第一绝缘层之上；存储器结构，其布置在存储器区域内，并且包括位于所述第一绝缘层内的电阻变化存储器元件；存储器接触，其布置在所述存储器区域内并且至少延伸穿过所述第二绝缘层；以及逻辑结构，其布置在逻辑区域内；其中所述第一绝缘层和所述第二绝缘层可以由不同的材料形成。

附图说明

在附图中，贯穿不同视图，相同的附图标记通常指代相同的部分。此外，附图不一定按比例绘制，而是通常将重点放在说明本发明的原理上。现在将仅参考以下附图来说明本发明的非限制性实施例，在附图中：

图1示出了根据各种非限制性实施例的半导体器件的简化截面图；

图2A至2E示出了根据各种非限制性实施例的形成图1的半导体器件的方法的简化截面图；

图3示出了根据替代的非限制性实施例的半导体器件的简化截面图；

图4示出了根据替代的非限制性实施例的半导体器件的简化截面图；以及

图5A至5E示出了根据各种非限制性实施例的形成图4的半导体器件的方法的简化截面图。

具体实施方式