[发明专利]微处理器及其方法

说明书

本申请提供了一种微处理器及其方法。在一个实施例中，一种微处理器，包括：指令高速缓存器，其被配置为接收包括第一字节部分和第二字节部分的取指；边高速缓存标签阵列，其被配置为基于所述边高速缓存标签阵列的命中来用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及边高速缓存数据阵列，其被配置为存储所述第二字节部分的指令数据。

技术领域

本发明大体上涉及微处理器，尤其涉及微处理器中的取指带宽。

背景技术

微处理器包括进行指令的实际执行的一个或多个执行单元。超标量处理器包括在每个时钟周期向各个执行单元发出多个指令以提高处理器的吞吐量或处理器的每个时钟周期的平均指令的能力。微处理器流水线顶部的取指和解码功能应当以足够的速率向执行单元提供指令流，以利用附加的执行单元并实际提高吞吐量。

由于指令集的指令不是固定长度的，相反，各个指令的长度可能不同，因此x86架构使得这个任务更加困难。因此，x86微处理器需要包括大量的逻辑来处理到来的指令字节流，以确定各指令开始和结束的位置。如今的微处理器通常每周期拾取十六(16)字节的数据，因为拾取大于十六的长度在例如确定指令边界和前缀信息的指令格式化中施加相当大的时序限制，特别是随着时钟速度上升的情况下。此外，拾取超过16字节/周期的需求传统上不是常见的要求。然而，许多类型的数字装置中的多媒体的日益流行已经导致伴随的、看似每年的多媒体指令的增加，并且因此一些芯片制造商使用不同的方法来处理超过16字节的拾取(例如，32字节拾取)。遗憾的是，解决方案通常导致需要在遇到自修改代码或某些别名情况时基于错误的大规模恢复机制，或性能低于预期的大型且极其复杂的高速缓存。因此，需要在不牺牲性能的情况下处理超过16字节的拾取。

发明内容

在一个实施例中，一种微处理器，包括：指令高速缓存器，其被配置为接收包括第一字节部分和第二字节部分的取指；边高速缓存标签阵列，其被配置为基于所述边高速缓存标签阵列的命中来用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及边高速缓存数据阵列，其被配置为存储所述第二字节部分的指令数据。

通过检查以下附图和详细描述，本发明的其它系统、方法、特征和优点对于本领域技术人员将是或变得显而易见。旨在将所有这样的附加系统、方法、特征和优点包括在本说明书内、在本发明的范围内，并由所附权利要求书保护。

附图说明

参考以下附图可以更好地理解本发明的各个方面。附图中的组件不一定按比例绘制，而是着重于清楚地示出本发明的原理。此外，在附图中，在所有的各图中相同的附图标记指代对应的部分。

图1A是示出在微处理器流水线中使用的示例边高速缓存阵列系统的实施例的框图。

图1B是示出图1A所示的微处理器流水线的示例前端的示意图。

图2是示出在边高速缓存阵列系统中使用的示例扩展逻辑的实施例的示意图。

图3是示出示例边高速缓存阵列方法的实施例的流程图。

具体实施方式