[发明专利]微处理器及其方法

权利要求书

1.一种微处理器，包括：

指令高速缓存器，其被配置为接收包括第一字节部分和第二字节部分的取指；

边高速缓存标签阵列，其被配置为基于所述边高速缓存标签阵列的命中来用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及

边高速缓存数据阵列，其被配置为存储所述第二字节部分的指令数据。

2.根据权利要求1所述的微处理器，其中，所述边高速缓存数据阵列被配置为以压缩形式存储所述指令数据。

3.根据权利要求2所述的微处理器，其中，压缩形式的指令数据包括对指令边界的指示、对累积前缀的指示、对分支的指示和对断点标记的指示。

4.根据权利要求2所述的微处理器，还包括扩展逻辑，所述扩展逻辑被配置为将所述指令数据从压缩形式扩展到扩展形式。

5.根据权利要求4所述的微处理器，其中，所述扩展形式包括适于在XIB多路复用器队列中存储的格式的指令数据。

6.根据权利要求5所述的微处理器，还包括所述XIB多路复用器队列，所述XIB多路复用器队列被配置为从所述扩展逻辑接收与所述第二字节部分相对应的扩展指令数据。

7.根据权利要求1所述的微处理器，其中，所述边高速缓存数据的处理发生在比所述边高速缓存标签阵列的处理更晚的级。

8.根据权利要求1所述的微处理器，还包括长度和前缀扫描逻辑，所述长度和前缀扫描逻辑被配置为通过进行对与所述第一字节部分相对应的指令高速缓存数据的长度确定和前缀扫描来处理与所述第一字节部分相对应的指令高速缓存数据，所述指令高速缓存数据包括比所述边高速缓存数据更多的信息位。

9.根据权利要求8所述的微处理器，还包括XIB多路复用器队列，所述XIB多路复用器队列被配置为接收经处理的指令高速缓存数据。

10.根据权利要求1所述的微处理器，还包括多路复用器队列，所述多路复用器队列被配置为从与所述第一字节部分和所述第二字节部分相对应的指令高速缓存器接收原始指令数据。

11.根据权利要求1所述的微处理器，其中，所述第一字节部分和所述第二字节部分分别包括十六字节即16字节和三十二字节即32字节。

12.根据权利要求1所述的微处理器，其中，包括所述第一字节部分和所述第二字节部分的取指与用于多媒体处理的指令相对应。

13.一种由微处理器实现的方法，所述方法包括：

在指令高速缓存器处接收包括第一字节部分和第二字节部分的取指；

基于边高速缓存标签阵列的命中，由所述边高速缓存标签阵列用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及

在边高速缓存数据阵列处存储所述第二字节部分的指令数据。

14.根据权利要求13所述的方法，还包括以压缩形式将所述指令数据存储在所述边高速缓存数据阵列中。

15.根据权利要求14所述的方法，其中，压缩形式的指令数据包括对指令边界的指示、对累积前缀的指示、对分支的指示和对断点标记的指示。

16.根据权利要求14所述的方法，还包括将所述指令数据从压缩形式扩展到扩展形式。

17.根据权利要求16所述的方法，其中，所述扩展包括以适于在XIB多路复用器队列中存储的格式来格式化所述指令数据，还包括在所述XIB多路复用器队列处接收与所述第二字节部分相对应的扩展后的指令数据。