[发明专利]熔断开关、熔断控制结构以及熔断系统

说明书

本申请涉及一种熔断开关、熔断控制结构以及熔断系统，熔断开关包括顶层导体层、底层导体层、至少一层中间导体层以及多个导体线；各层中间导体层均夹设于顶层导体层和底层导体层之间；与顶层导体层最近邻的中间导体层与顶层导体层之间形成有间隙；各层中间导体层之间形成有间隙；与底层导体层最近邻的中间导体层与底层导体层之间形成有间隙；各层中间导体层上开设有通槽；各间隙内设置有至少一个导体线，导体线用于连通间隙两侧的导体层，通过本申请的熔断开关的多层结构可以使得熔断开关因电流或电压发热时容纳更多的应力，中间导体层上开设的通槽可缓冲应力，靠近底层导体层不易产生应力，避免熔断开关在熔断时产生的应力破坏半导体元器件。

技术领域

本申请涉及半导体技术领域，特别是涉及一种熔断开关、熔断控制结构以及熔断系统。

背景技术

随着晶片复杂程度的增加，熔丝开关作为一种容错机制或可应用在晶片完成后的一次性调教方案上被大幅度的使用。晶片除了常见的laser fuse(雷射烧断之金属熔丝)，其主要用于在半导体元件中形成连接熔丝，熔丝接收半导体元件导通区或截止区额外的电压或应力，以达到熔断或连接的目的。而熔断是一种破坏性行为，常见的熔断机制有EM行为及热行为的stress(应力)方案。目前最常见的四种熔断开关包括Poly fuse(多晶硅熔丝)、Interface fuse(接口保险丝)、Metal fuse(金属熔丝)以及Anti-fuse(反熔丝)，其中，为了降低熔断电压，Metal fuse存在绕线面积的问题；Poly fuse要避免refill的问题；Interface fuse在熔断时会产生对上及对下的应力可能破坏结构；Anti-fuse当用在非FPGA/ROM等领域时成本高。

目前，在OTP(one time programmable memory，一次性可编程存储器)应用上常用的熔断操作方法：可加入熔断开关来针对特定点进行熔断动作，虽然该方法具有面积小且可内部控制，但是为了达成低电压或低电流熔断，其通常用90纳米以下的细线宽制程来实现，Poly fuse或Metal fuse为了有效熔断控制，每组熔断开关都需要2个PAD(管脚)来控制熔断，因此造成额外的面积损耗，因此，在实现过程中，发明人发现传统技术中至少存在如下问题：传统熔断开关易产生额外的应力，造成半导体元件的破坏。

发明内容

基于此，有必要针对传统熔断开关易产生额外的应力，造成半导体元件的破坏的问题，提供一种熔断开关、熔断控制结构以及熔断系统。

为了实现上述目的，一方面，本申请实施例提供了一种熔断开关，包括顶层导体层、底层导体层、至少一层中间导体层以及多个导体线；

各层中间导体层均夹设于顶层导体层和底层导体层之间；与顶层导体层最近邻的中间导体层与顶层导体层之间形成有间隙；与底层导体层最近邻的中间导体层与底层导体层之间形成有间隙；

中间导体层上开设有通槽；当中间导体层的层数为两层以上时，中间导体层之间形成有间隙；

各间隙内设置有至少一个导体线，导体线用于连通间隙两侧的导体层。

可选的，还包括钝化层；

钝化层设于顶层导体层上远离底层导体层的一侧端；钝化层上开设有贯通至顶层导体层的测试窗口。

可选的，测试窗口为方形测试窗口或圆形测试窗口。

可选的，测试窗口为面积大于或等于2平方微米的窗口。

可选的，各层中间导体层上开设的通槽为环形通槽。

可选的，与底层导体层最近邻的中间导体层与底层导体层之间的间隙内的至少一个导体线的一端连接在环形通槽围成的区域内，另一端连接在底层导体层上。

可选的，顶层导体层为面积大于10平方微米的导体层。

另一方面，本申请实施例提供了一种熔断控制结构，包括半导体控制元件以及上述熔断开关；