[发明专利]集成电路性能分析方法、装置、仿真设备及存储介质

权利要求书

1.一种集成电路性能分析方法，其特征在于，包括：

对目标电路进行预设次数蒙地卡罗模拟，获得所述目标电路的模拟结果，所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数；

对所述目标电路的模拟结果进行变异数分析，获得所述目标电路的变异数分析结果；

根据所述目标电路的变异数分析结果，确定所述目标电路中的关键器件；

根据预设乱数表对所述关键器件进行符合高良率要求的蒙地卡罗模拟，获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合；

根据所述乱数组合对所述目标电路进行蒙地卡罗模拟，获得所述目标电路的最差模拟结果；

根据所述目标电路的最差模拟结果，获得所述目标电路的良率分析结果。

2.如权利要求1所述的集成电路性能分析方法，其特征在于，所述根据所述目标电路的变异数分析结果，确定所述目标电路中的关键器件，包括：

根据所述目标电路的变异数分析结果中变异数的大小，确定所述目标电路中使得所述变异数不在变异数阈值范围内的关键器件。

3.如权利要求1所述的集成电路性能分析方法，其特征在于，所述根据预设乱数表对所述关键器件进行符合高良率要求的蒙地卡罗模拟，获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合之前，包括：

根据对所述关键器件的高良率要求确定所述预设乱数表。

4.如权利要求1至3任一项所述的集成电路性能分析方法，其特征在于，所述对目标电路进行预设次数蒙地卡罗模拟，获得所述目标电路的模拟结果，包括：

对静态随机存取存储器的IP核的读出电流进行预设次数蒙地卡罗模拟，获得所述IP核的模拟读出电流。

5.如权利要求4所述的集成电路性能分析方法，其特征在于，所述根据所述目标电路的变异数分析结果，确定所述目标电路中的关键器件，包括：

根据所述IP核的模拟读出电流的变异数大小，确定所述IP核的驱动管、传输管和负载管中使得所述变异数不在变异数阈值范围内的关键器件。

6.如权利要求4所述的集成电路性能分析方法，其特征在于，所述IP核包括第一传输管、第二传输管、第一驱动管、第二驱动管、第一负载管和第二负载管；

所述第一传输管的输入端与第一位线电连接，所述第一传输管的输出端分别与所述第一驱动管的输入端、所述第一负载管的输出端、所述第二驱动管的受控端和所述第二负载管的受控端电连接，所述第一传输管的控制端与字线电连接；

所述第二传输管的输入端与第二位线电连接，所述第二传输管的输出端分别与所述第二驱动管的输入端、所述第二负载管的输出端、所述第一驱动管的受控端和所述第一负载管的受控端电连接，所述第二传输管的控制端与字线连接；

所述第一驱动管的输出端和所述第二驱动管的输出端接地；

所述第一负载管的输入端和所述第二负载管的输入端接电源。

7.如权利要求6所述的集成电路性能分析方法，其特征在于，所述关键器件包括所述第一传输管和所述第一驱动管。

8.一种集成电路性能分析装置，其特征在于，包括：

第一模拟单元，用于对目标电路进行预设次数蒙地卡罗模拟，获得所述目标电路的模拟结果，所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数；

第一分析单元，用于对所述目标电路的模拟结果进行变异数分析，获得所述目标电路的变异数分析结果；

确定单元，用于根据所述目标电路的变异数分析结果，确定所述目标电路中的关键器件；

第二模拟单元，用于根据预设乱数表，对所述关键器件进行符合高良率要求的蒙地卡罗模拟，获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合；

第三模拟单元，用于根据所述乱数组合对所述目标电路进行蒙地卡罗模拟，获得所述目标电路的最差模拟结果；

第二分析单元，用于根据所述目标电路的最差模拟结果，获得所述目标电路的良率分析结果。