[发明专利]布线结构、其制造方法以及具有其的集成电路芯片

说明书

本公开提供布线结构、其制造方法以及具有其的集成电路芯片。一种布线结构包括：填充金属；在填充金属上的包括钴(Co)的覆盖金属，该覆盖金属具有沿着填充金属的侧表面和沿着填充金属的下表面的第一部分、以及沿着填充金属的上表面的第二部分；在覆盖金属的第一部分的外表面上的阻挡金属；以及在覆盖金属的第二部分的外表面上的封盖金属，该封盖金属包括钴(Co)合金，其中填充金属具有比覆盖金属和阻挡金属高的传导率。

技术领域

本公开的示范性实施方式涉及布线结构、该布线结构的制造方法以及具有该布线结构的集成电路芯片。

背景技术

随着电子技术的进步，近年来，半导体器件的按比例缩小已经快速地进展。为此，需要半导体芯片的高集成和低功率。为了应对对半导体芯片的高集成和低功率的需求，半导体器件的特征尺寸正在稳定地减小。

发明内容

根据本公开的一方面，提供一种布线结构。该布线结构包括：填充金属；覆盖金属(cover metal)，包括沿着填充金属的侧表面和下表面设置的第一部分以及沿着填充金属的上表面设置的第二部分，该覆盖金属包括钴(Co)；设置在第一部分外侧的阻挡金属(barrier metal)；以及设置在第二部分外侧的封盖金属(capping metal)，该封盖金属包括钴(Co)合金，其中填充金属具有比覆盖金属和阻挡金属高的传导率。

根据本公开的一方面，提供一种集成电路芯片。该集成电路芯片包括：基板；形成在基板的一个表面上的前道工序(FEOL)结构，该FEOL结构包括多个晶体管；以及形成在FEOL结构上的后道工序(BEOL)结构，该BEOL结构包括多层布线结构、以及由多个子绝缘膜构成的用于使多层布线结构的一部分相互绝缘的层间绝缘膜，其中多层布线结构的一个布线结构设置在形成于层间绝缘膜的所述多个子绝缘膜中的一个子绝缘膜处的沟槽中，其中所述一个布线结构包括：形成在沟槽中的填充金属，该填充金属包括铜(Cu)；覆盖金属，包括沿着填充金属的侧表面和下表面设置的第一部分、以及沿着填充金属的上表面设置的第二部分，该覆盖金属包括钴(Co)；阻挡金属，设置在第一部分外侧同时直接设置在沟槽上；设置在第二部分外侧的封盖金属，该封盖金属包括钴(Co)合金；以及设置在封盖金属外侧的顶部金属，该顶部金属包括锰(Mn)。

根据本公开的一方面，提供一种制造布线结构的方法。该方法包括：在绝缘膜的一个表面上沉积阻挡金属材料，该绝缘膜包括在其所述一个表面处的沟槽；在阻挡金属材料上沉积铜-锰(CuMn)合金；在铜-锰(CuMn)合金上镀覆包括铜(Cu)的填充金属材料；去除阻挡金属材料、铜-锰(CuMn)合金和填充金属材料的设置在沟槽之外的部分；在填充金属材料的上表面上选择性地沉积包括纯钴(Co)的覆盖金属材料；在覆盖金属材料的上表面上选择性地沉积包括钴(Co)合金的封盖金属材料；以及在300至600℃的温度对所得结构进行退火。

附图说明

通过参照附图详细描述示范性实施方式，特征将对于本领域技术人员变得明显，附图中：

图1是根据本公开的一示范性实施方式的集成电路芯片的一部分的剖视图。

图2是根据本公开的一示范性实施方式的布线结构的剖视图。

图3是图2中的区域B的放大剖视图。

图4至图6分别是根据本公开的比较例的布线结构的剖视图。

图7是绘出本公开的示例和比较例的EM寿命的曲线图。

图8至图13是根据本公开的一示范性实施方式的布线结构的制造方法中的阶段的剖视图。

图14至图16分别是根据本公开的示范性实施方式的布线结构的剖视图。

图17至图19分别是根据本公开的示范性实施方式的布线结构的部分的剖视图。

具体实施方式

图1是根据本公开的一示范性实施方式的集成电路芯片的一部分的剖视图。