[发明专利]一种存内计算电路及方法和阻变型存储器

说明书

本发明提供了一种存内计算电路及方法和阻变型存储器，第j存储单元中第一晶体管和第二晶体管采用共栅共源的连接方式，使得第i位线、第i互补位线和第i源线进行电荷共享，相较于现有基于电流汇聚的计算方式，本发明提供计算过程中没有直流电流，解决了现有技术电流汇聚过大的问题，降低了存内计算电路的功耗。与第i电压读取电路相连的第i源线上电压即为字线的输入值和存储单元的存储正负乘积相减后的结果，无需设置更多的读取结构，节约了存内计算电路的占用面积和延时开销。由于存储单元与位线、源线和互补位线的连接方式，使得存内计算过程本质上相当于差分信号的计算，进而能够抑制工艺波动等非理想因素对计算正确率的影响。

技术领域

本发明涉及阻变存储器技术领域，更为具体地说，涉及一种存内计算电路及方法和阻变型存储器。

背景技术

通过有效减少由频繁访存带来的功耗与延迟，基于新型非挥发存储器的存内计算技术有望大幅度提升计算能效与算力，从而为以人工智能为代表的以数据为中心的计算任务提供硬件支撑。其中，阻变型存储器(RRAM)在操作功耗、集成密度及工艺兼容性上都表现出了巨大潜力。以阻变型存储器(RRAM)为代表的新型非挥发存储器表现出低功耗、小延迟、高密度以及工艺兼容性高的特点，以其为基础的非挥发存内计算技术可以有效减少处理器与存储器之间以及存储器层级之间(非易失存储至内存)的数据搬移，进而大幅降低由此带来的功耗与延迟，从而突破存储墙带来的瓶颈。现有的存内计算技术有待提高。

发明内容

有鉴于此，本发明提供了一种存内计算电路及方法和阻变型存储器，有效解决现有技术存在的技术问题，降低了存内计算电路的功耗，节约了存内计算电路的占用面积和延时开销，并且能够抑制工艺波动等非理想因素对计算正确率的影响。

为实现上述目的，本发明提供的技术方案如下：

一种存内计算电路，包括：第一位线至第M位线、第一互补位线至第M互补位线、第一源线至第M源线、第一电压读取电路至第M电压读取电路和第一字线至第N字线，M和N均为大于0的整数；

位于第i位线和第i互补位线之间连接有第一存储单元至第N存储单元，第j存储单元包括第一阻变器、第二阻变器、第一晶体管和第二晶体管，所述第一阻变器的第一端与第i位线相连，所述第一阻变器的第二端与第一晶体管的第一端相连，所述第一晶体管的第二端与第i源线相连，所述第一晶体管的栅极与第j字线相连；所述第二阻变器的第一端与第i互补位线相连，所述第二阻变器的第二端与第二晶体管的第一端相连，所述第二晶体管的第二端与所述第i源线相连，所述第二晶体管的栅极与所述第j字线相连，i为小于或等于M的正整数，j为小于或等于N的正整数；

以及，第i源线与第i电压读取电路相连；其中，所述第i位线接入第一电压信号，所述第i互补位线接入第二电压信号，且所述第i源线接入第三电压信号。

可选的，所述第一电压信号为高电平信号，且电压值为Vh。

可选的，所述第二电压信号为低电平信号，且电压值为Vl。

可选的，所述第三电压信号的电压值为V_MID＝(Vh+Vl)/2。

可选的，所述第一晶体管和所述第二晶体管为N型晶体管。

可选的，所述第i电压读取电路为第i模数转换器。

相应的，本发明还提供了一种存内计算方法，采用上述的存内计算电路，方法包括：

对所述第i位线、第i互补位线和第i源线进行预充电，其中，所述第i位线接入第一电压信号，所述第i互补位线接入第二电压信号，且所述第i源线接入第三电压信号。

可选的，在所述预充电后包括：

根据输入数据选择所述第一字线至第N字线中预设的多个字线开启，所述第i电压读取电路读取所述第i源线的瞬态电压变化量。