[发明专利]一种具有电源抑制的LDO电路、芯片及通信终端

说明书

本发明公开了一种具有电源抑制的LDO电路、芯片及通信终端。该LDO电路包括设置有中频零点调整单元的带隙基准模块、设置有中频零点产生单元的放大模块和功率输出模块，带隙基准模块连接放大模块，放大模块连接功率输出模块。本发明针对中频处的电源抑制，配合调整带隙基准模块中的中频零点调整单元和LDO电路中的中频零点产生单元，使中频电源抑制性能得到更好的优化。将该中频电源抑制的LDO电路作为射频芯片的电压偏置电路，可增强射频芯片电源对中频信号的抑制能力，进而提升射频芯片在移动通信终端里的性能。

技术领域

本发明涉及一种具有电源抑制的LDO电路，同时也涉及包括该LDO电路的集成电路芯片及相应的通信终端，属于集成电路技术领域。

背景技术

随着通信技术的发展，通信终端中芯片的应用环境越来越复杂。通常，一个通信终端中包括有CPU、电源管理芯片、存储芯片、时钟芯片、外围电路和射频芯片等部分，且各部分由同一个电源供电。其中，CPU、电源管理芯片、存储芯片、时钟芯片和外围电路等会产生一些中频信号（100KHz～10MHz），这些中频信号会通过电源进入射频芯片的电压偏置电路，进而干扰恶化射频芯片调制谱、开关谱和噪声等性能，严重限制了射频通信技术的发展。

LDO（low dropout regulator，低压差线性稳压器）电路是一种射频芯片常用的典型电压偏置电路，它的主要作用是为射频芯片提供直流电压工作点。为了减小通信终端里中频信号对射频芯片的干扰，增强电源对中频信号的抑制能力，提供一种高性能中频电源抑制（Power Supply Rejection，简称为PSR）的LDO电路是必要的。

发明内容

本发明所要解决的首要技术问题在于提供一种具有电源抑制的LDO电路。

本发明所要解决的另一技术问题在于提供一种包括具有电源抑制的LDO电路的芯片及通信终端。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种具有电源抑制的LDO电路，包括设置有中频零点调整单元的带隙基准模块、设置有中频零点产生单元的放大模块和功率输出模块，所述带隙基准模块连接所述放大模块，所述放大模块连接所述功率输出模块；

所述带隙基准模块利用所述中频零点调整单元调整的中频零点的频率，生成带有预设温度系数的基准电压，输出到所述放大模块；其中，所述基准电压作为所述LDO电路的参考电压，配合所述中频零点产生单元生成的零点，所述零点的频率为中频，调节所述LDO电路在中频处的电源抑制。

其中较优地，所述带隙基准模块包括启动单元、PTAT电流产生单元、输出单元和中频零点调整单元；所述启动单元和所述中频零点调整单元的输出端连接所述PTAT电流产生单元的输入端，所述PTAT电流产生单元的输出端连接所述输出单元的输入端，所述输出单元的输出端连接所述放大模块的输入端。

其中较优地，所述启动单元包括第一PMOS管、第二PMOS管、第一电阻、第二电阻、第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；所述第一PMOS管和所述第二PMOS管的源极连接电源电压，所述第二PMOS管的漏极连接所述第一电阻的一端，所述第一电阻的另一端连接所述第一PMOS管的漏极、所述第四PMOS管的栅极和所述第二电阻的一端，所述第二电阻的另一端连接所述第一NMOS管的栅极和漏极，所述第四PMOS管的漏极连接所述第三NMOS管的栅极和漏极、所述第四NMOS管的栅极，所述第四NMOS管的漏极、所述第四PMOS管的源极和所述第三PMOS管的漏极相互连接，并与所述第二PMOS管的栅极连接到所述PTAT电流产生单元，所述第一PMOS管、所述第二NMOS管和所述第三PMOS管的栅极连接外部的使能信号，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极连接电源电压，所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的源极接地。