[发明专利]一种具有电源抑制的LDO电路、芯片及通信终端

权利要求书

1.一种具有电源抑制的LDO电路，其特征在于包括设置有中频零点调整单元的带隙基准模块、设置有中频零点产生单元的放大模块和功率输出模块，所述带隙基准模块连接所述放大模块，所述放大模块连接所述功率输出模块；

所述放大模块包括第一级放大单元和第二级放大单元；所述中频零点产生单元设置在所述第一级放大单元与所述第二级放大单元之间；

所述带隙基准模块利用所述中频零点调整单元调整的中频零点的频率，生成预设温度系数的基准电压，输出到所述放大模块；其中，所述基准电压作为所述LDO电路的参考电压，配合所述中频零点产生单元生成的零点，所述零点的频率为中频，调节所述LDO电路在中频处的电源抑制。

2.如权利要求1所述的具有电源抑制的LDO电路，其特征在于：

所述带隙基准模块包括启动单元、PTAT电流产生单元、输出单元和中频零点调整单元；所述启动单元和所述中频零点调整单元的输出端连接所述PTAT电流产生单元的输入端，所述PTAT电流产生单元的输出端连接所述输出单元的输入端，所述输出单元的输出端连接所述放大模块的输入端。

3.如权利要求2所述的具有电源抑制的LDO电路，其特征在于：

所述启动单元包括第一PMOS管、第二PMOS管、第一电阻、第二电阻、第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；所述第一PMOS管和所述第二PMOS管的源极连接电源电压，所述第二PMOS管的漏极连接所述第一电阻的一端，所述第一电阻的另一端连接所述第一PMOS管的漏极、所述第四PMOS管的栅极和所述第二电阻的一端，所述第二电阻的另一端连接所述第一NMOS管的栅极和漏极，所述第四PMOS管的漏极连接所述第三NMOS管的栅极和漏极、所述第四NMOS管的栅极，所述第四NMOS管的漏极、所述第四PMOS管的源极和所述第三PMOS管的漏极相互连接，并与所述第二PMOS管的栅极连接到所述PTAT电流产生单元，所述第一PMOS管、所述第二NMOS管和所述第三PMOS管的栅极连接外部的使能信号，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极连接电源电压，所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的源极接地。

4.如权利要求3所述的具有电源抑制的LDO电路，其特征在于：

所述PTAT电流产生单元包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第三电阻、第四电阻、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第五电阻、第一双极型晶体管和第二双极型晶体管；所述第五PMOS管的栅极连接外部的使能信号，所述第五PMOS管的漏极、所述第六PMOS管、所述第七PMOS管与所述第二PMOS管的栅极、所述第九PMOS管的漏极、所述第三电阻的一端和所述输出单元之间相互连接，所述第六PMOS管的漏极连接所述第八PMOS管的源极，所述第七PMOS管的漏极连接所述第九PMOS管的源极，所述第八PMOS管与所述第九PMOS管的栅极、所述第三PMOS管的漏极、所述第四PMOS管的源极、所述第三电阻的另一端、所述第七NMOS管的漏极和所述输出单元之间相互连接，所述第八PMOS管的漏极连接所述第四电阻的一端、所述第五NMOS管与所述第七NMOS管的栅极，所述第四电阻的另一端连接所述第五NMOS管的漏极、所述第六NMOS管与所述第八NMOS管的栅极，所述第五NMOS管的源极连接所述第六NMOS管的漏极，所述第七NMOS管的源极连接所述第八NMOS管的漏极，所述第六NMOS管的源极连接所述第一双极型晶体管的发射极，所述第八NMOS管的源极通过所述第五电阻连接所述第二双极型晶体管的发射极，所述第五PMOS管、所述第六PMOS管、所述第七PMOS管的源极连接电源电压,所述第一双极型晶体管和所述第二双极型晶体管的基极和集电极均接地。