[发明专利]MOS器件的制作方法

说明书

本申请公开了一种MOS器件的制作方法，包括：提供一衬底，衬底上形成有栅氧，栅氧上形成有栅极；进行SD注入，在栅极和衬底中注入杂质，在栅极两侧的衬底中分别形成第一重掺杂区和第二重掺杂区；进行热处理，通过控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入MOS器件的沟道。本申请通过在MOS器件的制作过程中，在进行SD注入后，进行热处理，通过控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入MOS器件的沟道，从而减小了器件的阈值电压的“偏离”，降低了短沟道效应，提高了器件的可靠性。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种MOS器件的制作方法。

背景技术

参考图1，其示出了通过相关技术中提供的制作方法制备得到的金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET，以下简称为“MOS”)器件的剖面示意图；参考图2，其示出了间隙原子在沟道较长的MOS器件的衬底中的浓度分布；参考图3，其示出了间隙原子在沟道较短的MOS器件的衬底中的浓度分布。

如图1所示，衬底110上形成有栅氧120，栅氧120上形成有栅极130，通过源漏(source drain，SD)注入后，栅极130两侧的衬底110中形成有第一重掺杂区111和第二重掺杂区112。栅极130的俯视形状为矩形，以该矩形的长为X轴，以垂直于X轴且平行于衬底110的表面平面的方向为Y轴，以各薄膜层的厚度的方向为Z轴进行说明。

在进行SD注入时，会产生间隙原子，这些间隙原子会被吸收到栅氧层120中，栅氧化层120中的间隙原子会形成中间较少，重掺杂区两侧较多的分布(可参考图2中的间隙原子分布)，当器件的沟道缩短时，沟道中间部分的间隙原子也会很高(可参考图3中的间隙原子分布)，这些间隙原子会影响栅极130中的杂质的穿透(penetration)，从而引起“短沟道效应”(short-channel effects，SCE)，降低了器件的可靠性。

发明内容

本申请提供了一种MOS器件的制作方法，可以解决相关技术中提供的MOS器件由于间隙原子影响杂质从多晶硅向沟道穿透所导致的短沟道效应的问题。

一方面，本申请实施例提供了一种MOS器件的制作方法，包括：

提供一衬底，所述衬底上形成有栅氧，所述栅氧上形成有栅极；

进行SD注入，在所述栅极和衬底中注入杂质，在所述栅极两侧的衬底中分别形成第一重掺杂区和第二重掺杂区；

进行热处理，通过控制所述热处理的温度和/或时间，使所述栅极中的杂质通过扩散进入所述MOS器件的沟道。

可选的，所述热处理的温度低于1000摄氏度(℃)。

可选的，所述热处理的时间小于30秒(s)。

可选的，所述栅氧的厚度小于100埃

可选的，当所述第一重掺杂区为所述MOS器件的源端时，所述第二重掺杂区为所述MOS器件的漏端；

当所述第一重掺杂区为所述MOS器件的漏端时，所述第二重掺杂区为所述MOS器件的源端。

可选的，所述MOS器件为PMOS器件，所述杂质包括硼(B)元素。

可选的，所述MOS器件为NMOS器件，所述杂质包括磷(P)元素。

本申请技术方案，至少包括如下优点：

通过在MOS器件的制作过程中，在进行SD注入后，进行热处理，通过控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入MOS器件的沟道，从而减小了器件的阈值电压的“偏离”，降低了短沟道效应，提高了器件的可靠性。

附图说明