[发明专利]一种低功耗高精度动态比较器校准电路

说明书

本发明公开了一种低功耗高精度动态比较器校准电路，通过计数器对比较器输出不断计数，输出码字通过DAC对比较器输入对管的衬底电压进行调节以改变晶体管的阈值电压从而校准失调电压，其中包含校准极性检测控制电路，检测到比较器输出极性反转即产生校准完成标志信号，结束校准。本发明相对于往比较器负载上添加电容的传统方案，调节范围为‑25.5~25.5mV，校准步长小仅为150μV，前台校准完后功耗为18nW，具有高精度低功耗的特点，可以满足高精度ADC的需求。

技术领域

本发明属于集成电路设计的技术领域，涉及一种低功耗高精度动态比较器数字校准电路，可运用于高速高精度模数转换器系统中。

背景技术

随着5G的不断发展，对模数转换器的速度和精度都提出了更高的要求，其中逐次逼近型的SAR ADC因其具有低功耗，中等精度，较高速度的特征备受关注，然而SAR ADC中的比较器失调会恶化其有效位数，所以对高精度的SAR ADC中的比较器失调电压进行校准十分必要。

传统的校准方法是通过在输出端接交流耦合电容，通过存储并减去输入偏差电压所对应的电荷，实现消除输入偏差电压。这种方法速度非常慢，影响ADC的高速工作。近几年方法主要往比较器输出负载是增加小容值的单位电容，通过添加电容校准负载的形式来校准失调电压，这样会增加电路的功耗，同时不利于高速ADC的设计。

随着集成电路工艺的不断发展，ADC的电源电压在不断降低，而ADC的量化精度却在不断提高，使得ADC满摆幅范围缩小到1V左右，对于12Bit ADC最小可分辨幅度缩小到300μV左右，这对ADC中比较器的失调电压提出了更高的要求。

发明内容

本发明的目的是为了使比较器能够分辨出μV级的电压差异而提供了一种纯数字低功耗高精度的动态比较器校准电路。

实现本发明目的的具体技术方案是：

一种低功耗高精度动态比较器校准电路，所述电路包括校准极性检测控制电路、比较器时钟切换电路、第一计数器1、第二计数器2、第一DAC1、第二DAC2和比较器，具体形式为：比较器时钟切换电路的输入端分别连接内部环路时钟CLK_LOOP、校准时钟CLK_CAL和校准使能信号CAL_EN，比较器时钟切换电路输出CLKC时钟连接比较器的时钟控制端口；校准极性检测控制电路的输入端分别连接比较器的输出端VOP、VON、校准时钟CLK_CAL和校准复位信号CAL_RST，校准极性检测控制电路的输出端为校准完成标志信号CAL_FINISH；比较器的输出端VOP、校准完成标志信号CAL_FINISH和校准复位信号CAL_RST分别连接第一计数器1的输入端；比较器的输出端VON、校准完成标志信号CAL_FINISH和校准复位信号CAL_RST分别连接第二计数器2的输入端；第一计数器1输出数据连接至第一DAC1的输入端，第一DAC1输出电压VBN连接比较器校准端口；第二计数器2输出数据连接至第二DAC2的输入端口，第二DAC2输出电压VBP连接比较器校准端口；其中：

所述校准极性检测控制电路用于在校准中检测比较器输出极性，一旦出现比较器输出VOP和输出VON的极性与上一周期相反即产生校准完成标志信号CAL_FINISH，结束校准；比较器时钟切换电路通过控制校准使能信号CAL_EN选择内部环路时钟CLK_LOOP或校准时钟CLK_CAL作为比较器的工作时钟。