[发明专利]一种低功耗高精度动态比较器校准电路

权利要求书

1.一种低功耗高精度动态比较器校准电路，其特征在于，所述电路包括校准极性检测控制电路、比较器时钟切换电路、第一计数器1、第二计数器2、第一DAC1、第二DAC2和比较器，具体形式为：比较器时钟切换电路的输入端分别连接内部环路时钟CLK_LOOP、校准时钟CLK_CAL和校准使能信号CAL_EN，比较器时钟切换电路输出CLKC时钟连接比较器的时钟控制端口；校准极性检测控制电路的输入端分别连接比较器的输出端VOP、VON、校准时钟CLK_CAL和校准复位信号CAL_RST，校准极性检测控制电路的输出端为校准完成标志信号CAL_FINISH；比较器的输出端VOP、校准完成标志信号CAL_FINISH和校准复位信号CAL_RST分别连接第一计数器1的输入端；比较器的输出端VON、校准完成标志信号CAL_FINISH和校准复位信号CAL_RST分别连接第二计数器2的输入端；第一计数器1输出数据连接至第一DAC1的输入端，第一DAC1输出校准电压VBN连接比较器校准端口；第二计数器2输出数据连接至第二DAC2的输入端口，第二DAC2输出校准电压VBP连接比较器校准端口；其中：

所述校准极性检测控制电路用于在校准中检测比较器输出极性，一旦出现比较器输出VOP和输出VON的极性与上一周期相反即产生校准完成标志信号CAL_FINISH，结束校准；比较器时钟切换电路通过控制校准使能信号CAL_EN选择内部环路时钟CLK_LOOP或校准时钟CLK_CAL作为比较器的工作时钟；

所述校准极性检测控制电路，具体形式：CAL_FINISH端口连接第一反相器INV1，第一反相器的输出连接至第一与门AND1的第一输入端口；端口CLK_CAL连接到第一与门AND1的第二输入端口；第一与门AND1的输出与第一触发器DFF1的CLK端口、第二触发器DFF2的CLK端口、第三触发器DFF3的CLK端口和第四触发器DFF4的CLK端口连接；端口CAL_RST与第一触发器DFF1的Reset端口、第二触发器DFF2的Reset端口、第三触发器DFF3的Reset端口、第四触发器DFF4的Reset端口和第五触发器DFF5的Reset端口连接；端口VOP连接到第一触发器DFF1的D端，第一触发器DFF1的Q端输出为端口PQ1并连接到第二触发器DFF2的D端；第一触发器DFF1的QN端输出为端口PQ1N；第二触发器DFF2的Q端输出为端口PQ2；端口VON连接到第三触发器DFF3的D端，第三触发器DFF3的Q端输出为端口NQ1并连接到第四触发器DFF4的D端，第四触发器DFF4的Q端输出为端口NQ2；端口PQ2连接至第二与门AND2的第一输入端口，端口PQ1N连接至第二与门AND2的第二输入端口，端口NQ1为第二与门AND2的第三输入端口；端口NQ2连接至第三与门AND3的第一输入端口，端口NQ1N连接至第三与门AND3的第二输入端口，端口PQ1连接至第三与门AND3的第三输入端口；第二与门AND2的输出连接至第一或门OR1的第一输入端口，第三与门AND3的输出连接至第一或门OR1的第二输入端口；第一或门OR1的输出连接到第五触发器DFF5的CLK端口，第五触发器DFF5的D端连接至电源VDD，第五触发器DFF5的Q端输出为端口CAL_FINISH。