[发明专利]半导体装置

说明书

本发明实施例提出一种半导体装置如金属氧化物半导体场效晶体管。半导体装置包括基板与井位于基板上，且井包括一第一导电型态的掺质。井包括抗击穿层于井的上侧部分，抗击穿层包括第一导电型态的掺质且还包括碳。金属氧化物半导体场效晶体管还包括源极结构与漏极结构以与抗击穿层相邻且为第二导电型态，且第二导电型态与第一导电型态相反。金属氧化物半导体场效晶体管还包括多个通道层于抗击穿层上，并连接源极结构至漏极结构，其中通道层彼此垂直堆叠。金属氧化物半导体场效晶体管包括栅极以包覆每一通道层(如全绕式栅极装置中的每一通道层)，其中栅极的第一部分位于通道层的最底层以及抗击穿层之间。

技术领域

本发明实施例涉及半导体装置与其制作方法，尤其涉及全绕式栅极装置如垂直堆叠的全绕式栅极的水平纳米线或纳米片的金属氧化物半导体场效晶体管。

背景技术

电子产业已经历对更小且更快的电子装置的需求持续成长，且这些电子装置可同时支持大量的复杂功能。为了符合这些需求，集成电路产业中的持续趋势为制造低成本、高效能与低能耗的集成电路。达成这些目标的主要方法微减少集成电路尺寸(比如最小的集成电路结构尺寸)，以改善产能并降低相关成本。然而这些缩小尺寸的方法亦增加集成电路制造工艺的复杂度。因此集成电路的制造工艺与技术亦须类似发展，以实现集成电路装置与其效能的持续进展。

近来已导入多栅极装置已改善栅极控制。多栅极装置可增加栅极-通道耦合、降低关闭状态电流及/或减少短通道效应。多栅极装置之一为全绕式栅极装置，其可视作垂直堆叠的水平取向的多通道晶体管，比如纳米线晶体管与纳米片晶体管。全绕式栅极装置可大幅缩小集成电路的技术尺寸、维持栅极控制、并缓解短通道效应，且可无缝整合至公知的集成电路制造工艺。然而全绕式栅极装置亦面临挑战。挑战之一为如何控制栅极未完全围绕的半导体层(如最底部的纳米片或纳米线之下的半导体层)中的漏电流。综上所述，虽然现有的全绕式栅极装置与其制作方法通常符合其发展目的，但无法完全符所有方面的需求。

发明内容

本发明实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。

在本发明一例中，关于半导体装置如金属氧化物半导体场效晶体管，其包括基板；第一井位于基板上，且第一井包括第一导电型态的掺质。第一井包括第一抗击穿层，位于第一井的上侧部分，且第一抗击穿层包括第一导电型态的掺质且还包括碳。半导体装置还包括源极结构与漏极结构，与第一抗击穿层相邻且为第二导电型态，且第二导电型态与第一导电型态相反。半导体装置还包括多个通道层，位于第一抗击穿层上并连接源极结构至漏极结构，其中通道层彼此垂直堆叠。半导体装置还包括栅极，包覆每一通道层(如全绕式栅极装置中的通道层)，其中栅极的第一部分位于通道层的最底层以及第一抗击穿层之间。

在另一例中，半导体装置包括基板；第一井，位于完全掺杂n型掺质与碳的基板上，且第一井包括第一抗击穿层于第一井的上侧部分；以及第二井，位于完全掺杂p型掺质与碳的基板上，且第二井包括第二抗击穿层于第二井的上侧部分。半导体装置还包括第一源极结构与第一漏极结构，位于第一抗击穿层上并包含p型掺质；以及第二源极结构与第二漏极结构，位于第二抗击穿层上并包含n型掺质。半导体装置包括第一组多通道层，悬空于第一抗击穿层上并连接第一源极结构至第一漏极结构，其中第一组多通道层彼此垂直堆叠；以及第二组多通道层，悬空于第二抗击穿层上并连接第二源极结构至第二漏极结构，其中第二组多通道层彼此垂直堆叠。半导体装置还包括高介电常数的介电层与金属栅极，包覆第一组多通道层与第二组多通道层的每一者的三侧。半导体装置包括多个内侧介电间隔物，位于高介电常数的介电层与金属栅极以及第一源极结构、第二源极结构、第一漏极结构与第二漏极结构之间；以及顶部介电层，位于高介电常数的介电层与金属栅极的侧壁之上以及第一组多通道层的最顶层与第二组多通道层的最顶层之上。