[发明专利]一种运算单元无缝拼接的芯片

说明书

本发明公开了一种运算单元无缝拼接的芯片，包括：若干运算单元；相邻两所述运算单元之间无缝拼接，且所述运算单元包括设置有ESD防护模块的第一运算单元以及未设置ESD防护模块的第二运算单元。通过实施本发明实施例能够缩减芯片面积，降低芯片制造成本。

技术领域

本发明涉及芯片制造领域，尤其涉及一种运算单元无缝拼接的芯片。

背景技术

影响单颗芯片成本因素非常多，降低单颗芯片成本有利于相关产品提高市场竞争力。在芯片物理设计实现阶段主要考虑的节省芯片面积，芯片面积越小，单张wafer(晶圆)上可以切割出的芯片数量越多，单颗芯片成本越低。现有芯片的运算单元的设置方式如图1所示，各运算单元尺寸保持一致，并设置为图1所示的正方形方块。各运算单元之间预留大量通道进行布线，实现各运算单元将的数据交互，而ESD防护模块3(静电放电防护模块)放置在各运算模块之间的预留通道内；ESD防护模块3设置在预留通道内增大了预留通道所需的宽度，大大增加了芯片中预留通道的面积，而这些预留通道内需要布设的逻辑非常少，根据不需预留大面积的通道，造成了芯片中通道面积的浪费，使得单个芯片的面积较大，成本较高。

发明内容

本发明实施例提供一种运算单元无缝拼接的芯片，能降低芯片的面积，从而降低芯片制造的成本。

本发明一实施例提供一种运算单元无缝拼接的芯片，包括：若干运算单元；且位于所述芯片顶角部位的4个所述运算单元的形状均为设置有一缺角的四边形相邻两所述运算单元之间无缝拼接，且所述运算单元包括设置有ESD防护模块的第一运算单元以及未设置ESD防护模块的第二运算单元；其中，所述芯片的任意一电源地管脚与距离最近的ESD防护模块之间的连接线的电阻值小于第一预设阻值。

进一步的，所述芯片的形状为四边形，，除位于所述芯片顶角部位的4个运算单元外的运算单元的形状均为四边形。

进一步的，在位于同一纵列的各运算单元中，前一级运算单元的各运算单元接口与后一级运算单元的各运算单元接口对应连接；其中，所述运算单元接口，包括：数据信号接口、时钟信号接口以及电源接口。

通过实施本发明实施例具有如下有益效果：

本发明实施例提供了一种运算单元无缝拼接的芯片，所述芯片包括若干运算单元；相邻两运算单元之间无缝拼接，且运算单元包括设置有ESD防护模块的第一运算单元以及未设置ESD防护模块的第二运算单元；相比与现有技术，本发明所公开的芯片，将ESD防护模块集成在运算单元内，并将各运算单元无缝拼接，去除各芯片之间的预留通道，这样在保留原有芯片静电放电防护功能的前提下，能缩减芯片的面积，降低芯片的制造成本。

附图说明

图1是现有技术中所提供的芯片的结构示意图。

图2是本发明一实施例提供的运算单元无缝拼接的芯片的结构示意图。

图3是本发明一实施例提供的运算单元无缝拼接的芯片的数据流向示意图。

附图说明：

运算单元1、缺角2、ESD防护模块3、第一运算单元11以及第二运算单元12；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，本发明一实施例提供了一种运算单元1无缝拼接的芯片，若干运算单元1；相邻两所述运算单元1之间无缝拼接，且所述运算单元1包括设置有ESD防护模块的第一运算单元11(图2中有灰色填充的方块)以及未设置ESD防护模块的第二运算单元12。