[发明专利]一种半导体器件及其形成方法

说明书

本发明实施例提出了一种半导体器件及其形成方法，通过提供半导体衬底，所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的两侧形成侧墙，去除所述伪栅极结构以形成沟槽，在所述沟槽的底部形成高k介电层，在所述沟槽的侧壁和底部形成功函数设定金属层，在所述沟槽内填充金属钨，扩大了填充金属栅极材料的工艺窗口，提高了金属栅极的填充能力，并且降低了金属栅极电阻。

技术领域

本发明涉及半导体制造领域，具体涉及一种在后高K/金属栅极(high-k andmetal gate last)技术中的半导体器件及其形成方法。

背景技术

集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(MOS)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中。

然而，在现有的后高K/金属栅极的制作工艺中，随着半导体器件尺寸的日益缩小，金属栅极的填充能力变差，金属栅极的填充是目前将要面临的重要挑战。金属钨具有良好的填充能力，为了提高金属栅极的填充能力，采用金属钨代替金属铝作为金属栅极电极，但是，金属钨的电阻是金属铝电阻的3到4倍，这将影响电路速度(circuit speed)。

因此，需要一种新的半导体器件的形成方法，以同时提高金属栅极的填充能力、降低金属栅极电阻。

发明内容

有鉴于此,本发明提出了一种半导体器件的形成方法，以提高金属栅极的填充能力，降低金属栅极电阻。

本发明提出一种半导体器件的形成方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有伪栅极结构；

在所述伪栅极结构的两侧形成形成侧墙；

去除所述伪栅极结构以形成沟槽；

在所述沟槽的底部形成高k介电层；

在所述沟槽的侧壁和底部形成功函数设定金属层；

在所述沟槽内填充金属。

优选地，步骤一中的所述伪栅极结构由自下而上层叠的牺牲栅极介电层和牺牲栅极材料层构成。

优选地，步骤四中的所述高k介电层采用选择性原子层沉积工艺形成。

优选地，步骤五中的所述功函数设定金属层和所述金属之间还包括自下而上层叠的阻挡层和浸润层。

优选地，步骤六中的所述金属为钨。

本发明还提供一种半导体器件，所述半导体器件包括：

半导体衬底；

侧墙；

位于所述侧墙之间的沟槽；

形成在所述沟槽底部的高k介电层；

形成在所述沟槽侧壁和底部的功函数设定金属层；

填充所述沟槽的金属。

优选地，所述高k介电层采用选择性原子层沉积工艺形成。

优选地，所述功函数设定金属层和所述金属之间还包括自下而上堆叠的阻挡层和浸润层。

优选地，所述金属为钨。