[发明专利]一种环栅半导体器件及其形成方法

说明书

本发明实施例提出了一种环栅半导体器件及其形成方法，通过提供衬底，在衬底中注入氧气并进行热氧化处理形成SOI结构，在所述SOI结构上形成环栅场效应晶体管，有效抑制了源漏区漏电，而且在本发明实施例中，无须使用成本较高的绝缘体上硅衬底，降低了半导体器件的制作成本，SOI结构只需要对衬底进行氧化处理就能得到，工艺简单。

技术领域

本发明涉及半导体技术领域，尤其涉及一种环栅半导体器件及其形成方法。

背景技术

随着集成电路产业按照摩尔定律持续向前发展，CMOS器件的特征尺寸持续缩小。平面体硅CMOS结构器件遇到了严峻的挑战，比如：严重的短沟道效应(SCE)、源漏泄漏电流、漏致势垒降低效应(DIBL)等。为了克服以上问题，各种新结构器件应运而生，器件的栅结构从最初的单栅发展到双栅(FinFET，鳍式晶体管)、多栅直到完全包围沟道的环栅结构。栅控能力和抑制短沟道效应的能力随着栅的数目的增多而不断增强，但源漏之间以及源/漏与基底之间的漏电问题一直是半导体器件性能提高的瓶颈之一。

目前，大多采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底或穿通阻挡层注入工艺形成APT(anti-punch through，抗穿通)层来抑制源漏区的漏电。但SOI衬底成本较高，存在自加热效应和浮体效应，在制造中需要复杂的源漏工程以降低源漏寄生电阻，穿通阻挡层注入工艺容易受注入深度，源漏刻蚀的深度等因素的影响，工艺控制难度较大，而且，对环栅场效应晶体管来说，形成的APT层面积大，易产生较大的漏电。

因此如何在体硅衬底上实现环栅结构器件的制备成为一个研究的热点，这对于环栅结构器件的应用以及半导体产业的发展具有重要意义。

发明内容

有鉴于此,本发明提出了一种环栅半导体器件及其形成方法，以抑制漏电。

本发明提出一种环栅半导体器件，所述环栅半导体器件包括：

衬底；

形成在所述衬底上的SOI结构；

形成在所述SOI结构上的环栅场效应晶体管；

其中，所述SOI结构通过在所述衬底中注入氧气并进行热氧化形成。

优选地，所述环栅场效应晶体管为环绕式纳米片场效应晶体管。

优选地，所述衬底包括硅衬底。

本发明提出一种环栅半导体器件的形成方法，所述方法包括：

步骤一、提供衬底；

步骤二、在所述衬底中注入氧气并进行热氧化形成SOI结构；

步骤三、在所述SOI结构上形成环栅场效应晶体管。

优选地，步骤一中的所述衬底为体硅衬底。

优选地，步骤三中的所述环栅场效应晶体管为环绕式纳米片场效应晶体管。

优选地，步骤三包括：

在所述SOI结构上交替形成SiGe和Si的叠层；

在所述叠层、所述SOI结构以及所述衬底的两侧形成浅沟槽；

在所述叠层上形成多晶硅伪栅极；

刻蚀所述多晶硅伪栅极的两侧，形成源漏沟槽；

在所述源漏沟槽底部和侧壁形成一层硅隔离层；

在所述源漏沟槽中进行外延生长，形成外延层；

沉积硬掩膜层，去除所述多晶硅伪栅极打开沟道区域；

去除所述叠层中的SiGe，将所述叠层形成中空结构；