[发明专利]包括半导体芯片的半导体封装件

说明书

一种半导体封装件可以包括封装衬底上的半导体芯片。半导体封装件可以包括：多个导电连接件，其将半导体芯片连接到封装衬底；多个塔，它们彼此间隔开，并且各自包括多个存储器芯片，其中，从俯视图来看，多个塔中的每一个中的最下面的存储器芯片与半导体芯片叠置。半导体封装件还包括附着在多个塔中的每一个中的最下面的存储器芯片与半导体芯片之间的多个粘合层。

相关申请的交叉引用

本申请要求于2020年10月26日在韩国知识产权局提交的韩国专利申请No.10-2020-0139250的优先权，该申请的公开内容以引用方式全部并入本文中。

技术领域

本发明构思涉及一种包括多个半导体芯片的半导体封装件和制造半导体封装件的方法。

背景技术

正在研究配备有多个半导体芯片的各种半导体封装件。可以基于工业标准来使每个半导体封装件的尺寸标准化。随着配备在具有有限尺寸的半导体封装件中的半导体芯片的数量增加，容易提高集成度和操作速度。

发明内容

本公开的示例性实施例提供了一种配备有多个半导体芯片的半导体封装件和制造半导体封装件的方法。

根据本公开的实施例的半导体封装件可以包括封装衬底上的半导体芯片。半导体封装件可以另外包括：多个第一导电连接件，其将半导体芯片连接到封装衬底；封装衬底上的第一间隔件和第二间隔件，第一间隔件和第二间隔件中的每一个与半导体芯片水平间隔开；以及第一塔和第二塔。第一塔和第二塔中的每一个包括多个存储器芯片，第一存储器芯片设置在第一塔的最下端，并且从俯视图来看与半导体芯片和第一间隔件竖直地叠置，并且第二存储器芯片设置在第二塔的最下端，并且从俯视图来看与半导体芯片和第二间隔件竖直地叠置。半导体封装件还可以包括多个第一粘合层。多个第一粘合层包括附着在第一存储器芯片与半导体芯片之间的粘合层、附着在第一存储器芯片第一间隔件之间的粘合层、附着在第二存储器芯片与半导体芯片之间的粘合层、以及附着在第二存储器芯片与第二间隔件之间的粘合层。

根据本公开的实施例的半导体封装件可以包括封装衬底上的半导体芯片。半导体封装件可以包括：多个导电连接件，其将半导体芯片连接到封装衬底；多个塔，它们彼此间隔开并且各自包括多个存储器芯片，其中，从俯视图来看，多个塔中的每一个中的最下面的存储器芯片与半导体芯片叠置。半导体封装件还包括多个粘合层，其附着在多个塔中的每一个中的最下面的存储器芯片与半导体芯片之间。

根据本公开的实施例的半导体封装件可以包括封装衬底上的彼此水平间隔开的第一半导体芯片、第二半导体芯片和第三半导体芯片。半导体封装件可以包括：多个第一导电连接件，其将第一半导体芯片至第三半导体芯片连接到封装衬底；以及各自包括多个存储器芯片的第一塔和第二塔。从俯视图来看，设置在第一塔的最下端的第一存储器芯片可以与第一半导体芯片和第二半导体芯片叠置。从俯视图来看，设置在第二塔的最下端的第二存储器芯片可以与第一半导体芯片和第三半导体芯片叠置。多个第一粘合层可以分别附着在第一存储器芯片与第一半导体芯片之间、第一存储器芯片与第二半导体芯片之间、第二存储器芯片与第一半导体芯片之间、以及第二存储器芯片与第三半导体芯片之间。

附图说明

图1是用于描述根据本公开的实施例的半导体封装件的截面图。

图2是用于描述根据本公开的实施例的半导体封装件的布局。

图3是用于描述根据本公开的实施例的半导体封装件的截面图。

图4是用于描述根据本公开的实施例的半导体封装件的布局。

图5至图8是用于描述根据本公开的实施例的制造半导体封装件的方法的截面图。

图9至图15是用于描述根据本公开的实施例的半导体封装件的截面图。

具体实施方式