[发明专利]半导体装置

说明书

本公开提供一种半导体装置，例如互补双极接面晶体管结构的实施例。根据本公开的半导体装置包含介电层以及设置在介电层上的鳍片状结构。鳍片状结构包含第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区，以及第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区，交错插在该第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区之间。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区电性耦接至与第一电位不同的第二电位。

技术领域

本发明涉及于半导体装置，尤其涉及与多桥通道(MBC)晶体管一同制造，作为温度感测器的互补双极接面晶体管。

背景技术

电子产业面临对于能够同时满足越小且越快的电子装置的需求逐渐增加，而这类的电子装置同时又需要支持大量且越来越复杂和尖端的功能。相应地，在半导体产业里的持续性的趋势是制造低成本、高效能以及低电力的集成电路(ICs)。目前为止这些目标大部分皆由缩小半导体IC的尺寸(例如最小特征尺寸)来达成，而因此改善工艺效率和降低相关的成本。然而，这类的尺寸缩小亦提升了半导体工艺的复杂度。因此，实现半导体IC以及装置的持续进展需要的是与半导体工艺和技术的类似的进步。

为了改善栅极控制，通过增加栅极栅极-通道耦接、减少关闭(OFF)状态电流，以及减少短通道效应(SCEs)，多桥通道(multi-bridge-channel；MBC)晶体管已被引入。由于多桥通道晶体管的栅极结构环绕一个通道或者一个通道构件，且多桥通道晶体管的通道构件可能像纳米线或者纳米片，一个多桥通道晶体管亦可称为栅极全环(gate-all-around；GAA)晶体管，环绕闸晶体管(surrounding gate transistor；SGT)、纳米线晶体管、纳米片晶体管、或者纳米结构晶体管。

多桥通道晶体管或者其他多栅极晶体管所导致的高装置封装密度可引来热能，而该热度可造成效能恶化。为了监控以及控制热能的产生，可能对温度感测器有所需求。公知的温度感测器可能需要额外的工艺操作且不能放置在集成电路(IC)装置中足够靠近热点的位置。虽然这些公知的温度感测器大致上足够使用在所需的用途上，但并不在所有的面向上都能完全满足。

发明内容

本公开实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。

在一个范例中，本公开根据一些实施例提供一种半导体装置。半导体装置包含介电层以及设置在介电层上的鳍片状结构。鳍片状结构包含第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区，以及第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区，交错插在该第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区之间。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区电性耦接至与第一电位不同的第二电位。

本公开的另一范例有关于一种温度感测器。温度感测器包含PNP双极接面晶体管以及NPN双极接面晶体管。PNP双极接面晶体管包含第一射极、第一基极以及第一集极。NPN双极接面晶体管包含第二射极、第二基极以及第二集极。第一射极、第二基极以及第二集极耦接至第一电位，以及第一基极、第一集极以及第二射极耦接至与第一电位不同的第二电位。

本公开还有另一范例有关于一种互补双极接面晶体管的制造方法。制造互补双极接面晶体管的方法包含接收鳍片状结构，鳍片状结构设置在基版上，其中鳍片状结构包含多个第一半导体层，由多个第二半导体层交错插在多个第一半导体层之间；注入p型掺杂物至鳍片状结构的第一区、第二区以及第三区；注入n型掺杂物至鳍片状结构的第四区、第五区以及第六区；以及以介电层取代基板。

附图说明

本公开的各项层面在以下的实施方式搭配附带的图示一同阅读会有最好的理解。需要强调的是，依据产业的标准惯例，许多特征并没有按比例描绘。事实上，为了讨论的清晰度，许多特征的尺寸可为任意的增加或缩减。

图1根据本公开的各样态，为在一工件上制造半导体结构的一方法的一流程图。