[发明专利]一种具有叠栅结构的碳化硅MIS器件及其制备方法

说明书

本发明公开了一种具有叠栅结构的碳化硅MIS器件及其制备方法，其器件结构包括至下而上依次设置的背电极、N+型4H‑SiC外延材料基片层、AlN与Al2O3堆叠的栅介质层、栅电极。本发明通过采用高介电常数的AlN与Al2O3材料结合为叠栅结构介质层，以氮等离子体对底层栅介质AlN进行表面钝化，实现了表面平整无重构，优化了底层栅介质与上层栅介质的界面连接，改善了碳化硅MIS器件的衬底和栅介质的界面特性，提高了载流子迁移率和临界击穿场强，最终提升器件性能。

技术领域

本发明涉及微电子技术领域，具体来说，涉及一种高介电常数的堆叠栅介质碳化硅MIS器件及其制备方法。

背景技术

碳化硅(SiC)材料是一种性能优异的宽禁带半导体，不仅热导率高、临界击穿场强高、饱和电子漂移速率高，同时兼具稳定的物理化学特性、极高的抗辐照能力和机械强度等优点。近年来快速发展成为高温、高频、大功率电子器件等领域的研究热点。

尽管如此，SiC基金属-绝缘层-半导体(SiC-MIS)器件在栅介质层的可靠性及电子迁移率等方面遇到了较大的挑战。常用的绝缘层栅介质为SiO₂，但SiC和SiO₂的界面连接不理想，大量的界面悬挂键碳簇造成在导带底附近高的界面态，加剧了沟道散射和载流子俘获，降低沟道迁移率，影响了器件的可靠性。同时，SiO₂介电常数比SiC低，使得SiO₂内部的电场更强，将更早被击穿，SiC和SiO₂的结合未能充分发挥出SiC材料的优越性。随着半导体制程的发展，器件体积不断缩小，当SiO₂栅介质达到了理想的物理极限厚度(小于5nm)，量子隧穿效应甚至导致器件失效。

因此，需要寻求一种高介电常数又能有良好界面匹配的介质层取代SiO₂，以提高SiC-MIS器件的可靠性。

发明内容

针对相关技术中的问题，本发明提出一种具有叠栅结构的SiC-MIS器件及其制备方法。将AlN和Al₂O₃材料堆叠构成栅介质层，利用AlN与4H-SiC晶格失配较小的优势，提高界面质量，降低漏电流密度。用氮等离子体对AlN薄膜表面钝化，反应活性强的等离子体处理形成的AlN表面平整无重构，优化了底层栅介质与上层栅介质的界面连接。结合禁带更宽的Al₂O₃材料，将在4H-SiC导带底附近可能出现的界面态推向禁带中央。本发明提供一种具有高介电常数、高临界电场以及低界面态密度的叠栅结构介质层及其制备方法，以解决上述背景技术中提出的问题。

为了实现上述技术目的，本发明的技术方案如下：

设计一种SiC-MIS器件，其结构从下到上依次包括背电极、N+衬底层、N型同质外延层、底层栅介质、介质界面钝化层、上层栅介质、栅电极，所述的底层栅介质与上层栅介质堆叠形成栅介质层。

进一步，所述N+衬底层为掺杂有浓度为5×10¹⁸cm^-3磷离子的N型4H-SiC，所述N+衬底层的厚度为500μm。

进一步，所述N型外延层为掺杂有浓度为8×10¹⁵cm^-3磷离子的N型4H-SiC，所述N型外延层的厚度为1μm～100μm。

进一步，所述第一栅极介质层为AlN材料，所述底层栅介质厚度约为2nm，并以氮等离子体对表面进行钝化处理。

进一步，所述上层栅介质为Al₂O₃材料，所述上层栅介质厚度为20nm。

进一步，所述背电极为厚度约为200μm的Al薄膜。

进一步，所述栅电极为直径500μm、厚度200nm的圆柱体Al材料。