[发明专利]一种集成多器件的封装方法及封装结构

权利要求书

1.一种集成多器件的封装方法，其特征在于，包括：

提供基板，在所述基板上形成第一电连接结构；

在所述基板上形成介质层，在所述介质层上分别形成第二电连接结构和第三电连接结构；所述第二电连接结构和所述第三电连接结构分别与所述第一电连接结构电连接，所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和第三电连接结构电连；

提供第一微器件，在所述第一微器件上形成第二焊垫；

提供第二微器件，在所述第二微器件上形成第三焊垫；

将所述第一微器件和所述第二微器件分别粘接在所述介质层上，使所述第二焊垫和第三焊垫分别与所述第一焊垫相对，且所述第二焊垫和所述第三焊垫分别与所述第一焊垫之间形成空隙；

采用电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫和第三焊垫之间通过所述导电凸块电连接。

2.如权利要求1所述的集成多器件的封装方法，其特征在于，所述粘结的方法包括：通过可光刻的键合材料将所述第一微器件和所述第二微器件粘合在所述介质层上。

3.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料至少覆盖所述第一微器件和所述第二微器件的面积的10％。

4.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。

5.如权利要求1所述的集成多器件的封装方法，其特征在于，所述电镀工艺包括化学镀；

所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。

6.如权利要求1所述的集成多器件的封装方法，其特征在于，所述空隙的高度为5μm至200μm。

7.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一焊垫、所述第二焊垫和所述第三焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。

8.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一电连接结构的形成方法包括：

通过刻蚀工艺形成第一互连孔，在所述第一互连孔中形成导电互连层，所述导电互连层覆盖所述第一互连孔的内表面和所述基板的表面。

9.如权利要求8所述的集成多器件的封装方法，其特征在于，所述介质层的形成方法包括：

在所述导电互连层上形成第一子介质层，在所述第一子介质层内形成第二电连接结构和第三电连接结构，所述第二电连接结构和所述第三电连接结构分别与所述导电互连层电连；

在所述第一子介质层上形成第二子介质层，所述第二子介质层上形成多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和所述第三电连接结构电连；

所述第一子介质层和所述第二子介质层构成所述介质层。

10.如权利要求9所述的集成多器件的封装方法，其特征在于，所述第二电连接结构和所述第三电连接结构的形成方法包括：

在所述导电互连层上形成第一电连接块和第二电连接块，所述第一电连接块和所述第二电连接块与所述导电互连层电连接；

形成所述第一子介质层，覆盖所述导电互连层、第一电连接块和第二电连接块；

通过刻蚀工艺在所述第一子介质层内形成第二互连孔和第三互连孔，在所述第二互连孔中填充第一插塞，在所述第三互连孔填充第二插塞，所述第一电连接块、所述第二互连孔和所述第一插塞构成所述第二电连接结构，所述第二电连接块、所述第三互连孔与所述第二插塞构成所述第三电连接结构。