[发明专利]一种微器件集成结构的制造方法及其集成结构

说明书

本发明提供一种微器件集成结构的制造方法及其集成结构，包括步骤：提供基板，基板内形成有多个第一微器件，所述基板包括相对的第一面和第二面，所述基板的第一面形成多个第一导电块；所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫与所述互连结构电连接；提供第二微器件，所述第二微器件上形成多个裸露的第二焊垫；在所述第一焊垫上和/或所述第二焊垫上形成导电凸块；所述第一微器件和第二微器件粘接连接，所述第一焊垫和第二焊垫通过所述导电凸块电连接。本发明通过先在第一焊垫上和/或第二焊垫上形成导电凸块，然后通过导电凸块实现第一微器件和第二微器件的电连接，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。

技术领域

本发明属于半导体技术领域，更具体地，涉及一种微器件集成结构的制造方法及其集成结构。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball gridarray，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer levelpackage，WLP)、三维封装(3D)和系统封装(system in package，SiP)。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package systemin package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。现有的系统级封装，存在以下问题：1、工艺复杂，造成封装效率低；2、封装结构的导电性能差，造成良品率低；3、封装尺寸大，工艺复杂，成本高等问题。因此，期待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。

发明内容

本发明的目的是提供一种微器件集成结构的制造方法及其集成结构，能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。

为了实现上述目的，本发明提供一种微器件集成结构的制造方法，包括步骤：

提供基板，所述基板内形成有多个第一微器件，所述基板包括相对的第一面和第二面，所述基板的第一面形成多个第一导电块；

在所述基板上形成介质层，所述介质层内形成互连结构，所述互连结构与所述第一导电块电连接；所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫与所述互连结构电连接；

提供第二微器件，所述第二微器件上形成多个裸露的第二焊垫；

在所述第一焊垫上和/或所述第二焊垫上形成导电凸块；

所述第一微器件和第二微器件粘接连接，所述第一焊垫和第二焊垫通过所述导电凸块电连接。

本发明还提供一种微器件集成结构，包括：

基板，所述基板内设置有多个第一微器件，所述基板包括相对的第一面和第二面，所述基板的第一面设有多个第一导电块；

介质层，所述介质层位于所述基板上，在所述介质层内形成互连结构，所述互连结构与所述第一导电块电连接；所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫与所述互连结构电连接；

第二微器件，所述第二微器件上设置有多个裸露的第二焊垫；

导电凸块，所述第一微器件和第二微器件粘接连接；第一焊垫与第二焊垫通过导电凸块电连接。

有益效果：

通过先在第一焊垫上和/或第二焊垫上形成导电凸块，然后通过导电凸块实现第一微器件和第二微器件的电连接，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。