[发明专利]一种亚阈值带隙基准电压源电路

说明书

本发明公开一种亚阈值带隙基准电压源电路，包括由三个PMOS晶体管组成的电流镜，由运算放大器、第一阻性元器件、第一NMOS晶体管和第二NMOS晶体管组成的偏置电流产生电路以及由第二阻性元器件和pnp双极型晶体管组成的产生输出基准电压的支路。本发明MOS晶体管工作在亚阈值区，只需要很小电流，实现超低功耗；该电路结构基于带隙电压，可实现较好的工艺稳定性；PTAT电压的系数包括第一阻性元件和第二阻性元件，因此对PTAT的温度系数的调整相对比较灵活，更容易实现低温度系数的电压。

技术领域

本发明涉及基准电压源电路技术领域，特别是涉及一种亚阈值带隙基准电压源电路。

背景技术

基准电压源是集成电路中很重要的一个部分，其广泛应用于集成电路的各个领域，例如振荡器、锁相环、电源管理和模数转换器等模拟集成电路或数模混合集成电路。基准电压源可以为系统提供一个确定的电压值，并且其电压值对电源电压、温度、工艺等不敏感。

基准电压源主要包括CMOS基准电压源和带隙基准电压源。CMOS基准电压源通常可以实现较低的面积和功耗，但是其输出的基准电压中包含阈值电压的项，而阈值电压受工艺的影响变化较大，因此其输出会不可避免的受到工艺变化的影响。带隙基准电路一般需要用到二极管连接双极性晶体管和电阻，这使得降低面积和功耗比较困难，但是其输出的基准电压中包含的硅的带隙电压的项，无论其温度系数还是其受工艺的变化影响非常小。而现在随着基于电池的可移动设备的迅速增加，由于电池的能量有限，因此降低功耗成了集成电路设计中首先需要考虑的问题。

目前如何在保证带隙基准良好的性能的前提下，最大限度的降低功耗成为了目前的研究方向之一。在带隙基准中，有一种亚阈值带隙基准，其利用了工作在亚阈值区的MOS管具有低功耗的特点来降低带隙基准的功耗。

发明内容

本发明的目的是针对现有技术中存在的技术缺陷，而提供亚阈值带隙基准电压源电路，保证了带隙基准电路良好的温度系数和工艺稳定性，并且大大降低了功耗，其功耗可以保持在纳瓦级，具有较好的应用前景。

本发明是这样实现的，一种亚阈值带隙基准电压源的结构示意图，包括：

电流镜，由第一PMOS晶体管M₃、第二PMOS晶体管M₄和第三PMOS晶体管M₅组成；第一PMOS晶体管M₃、第二PMOS晶体管M₄和第三PMOS晶体管M₅的源极接电压VDD；

偏置电流产生电路，由运算放大器OPA、第一阻性元件R₁、第一NMOS晶体管M₁和第二NMOS晶体管M₂连接组成；第一阻性元件R₁一端连接到运算放大器OPA的正向输入端和第一PMOS晶体管M₃的漏极，另一端接地；第一NMOS晶体管M₁源极连接到地，漏极连接到运算放大器OPA的反向输入端和第二NMOS晶体管M₂的源极，栅极连接到第二NMOS晶体管M₂的栅极和漏极；第二NMOS晶体管M₂的栅极与漏极相连，源极连接到运算放大器OPA的反向输入端和第一NMOS晶体管M₁的漏极，漏极连接到第二PMOS晶体管M₄的漏极；

产生输出基准电压的支路，包括第二阻性元件R₂和pnp双极型晶体管Q₁，第二阻性元件R₂的一端连接到第三PMOS晶体管M₅的漏极，另一端连接到pnp双极型晶体管Q₁的发射极，双极型晶体管Q₁的基极和集电极接地，这样第一pnp双极型晶体管就相当于一个二极管；第三PMOS晶体管M₅的漏极接V_ref，并与电容C_out的一端相接，电容C_out另一端接地；