[发明专利]一种变流器固定延时控制方法及装置

说明书

本发明公开了一种变流器固定延时控制方法及装置，方法包括：控制FPGA发送与开关频率同频的脉冲信号至DSP；控制FPGA获取模拟数字芯片采样信号，并以脉冲信号为时间基准，于预设时间将采样信号通过总线发送至DSP；控制DSP以脉冲信号为控制中断触发信号和载波同步信号；控制DSP在PWM定时器的周期值和过零点装载PWM比较值，使DSP于FPGA写总线之后在时间基准、时间基准之前第一预设时长或时间基准之后第二预设时长触发控制中断。通过FPGA和DSP双芯片结构，使DSP接收FPGA的脉冲信号并以其为时间基准，调节采样和PWM装载之间的延时，解决了数字控制变流器控制延时不固定的问题，实现了并网换流器稳定运行。

技术领域

本发明涉及变流器控制技术领域，特别涉及一种变流器固定延时控制方法及装置。

背景技术

并网变流器是实现储能、光伏、风电等新能源与电网之间能量交互和功率控制的核心设备，其控制性能直接影响新能源系统并网特性。大功率并网变流器一般采用数字控制系统，控制灵活、抗干扰能力强，但数字控制系统中不可避免地存在控制延时，控制延时会改变系统的相位特性，对并网变流器控制的系统稳定性有重要影响。

并网变流器运行稳定性是变流器控制系统设计的重点和难点之一，业内也对此进行了大量研究，提出了有源阻尼、阻抗重塑等诸多控制策略。在进行系统建模和稳定性分析时，通常假设数字控制延时等于控制周期，但实际数字控制系统中，延时时间与模拟数字采样、程序执行时间、调制方式以及硬件滤波等因素有关，延时并不等于控制周期。相同开关频率、滤波器参数及控制器参数下，数字控制延时的改变对系统稳定性有不可忽视的影响。

针对控制延时的变化问题，为实现数字控制变流器的稳定控制，现有技术方案分析了保持系统稳定的延时时间范围，并提出一种延时时间控制的工程实现方法，通过改变采样时刻与PWM装载时刻之间的代码执行时间，调整延时时间在设计的稳定范围内，可用于改善系统稳定性，且其实现简单可靠，不增加系统损耗或成本。

常规变流器控制系统稳定性分析与设计时，通常假设数字控制延时等于控制周期，未充分考虑实际系统控制延时的改变对稳定性的影响。前述方案虽针对延时变化问题进行了分析，所提方法一定程度上改善了稳定性，但受代码执行时间影响，其采样时刻与PWM装载时刻之间的延时为大致区间估算值，并非固定值，这将影响稳定性分析结论正确性，尤其在多机并联时，各机组芯片时钟不同步，进一步影响多机建模稳定性分析的结论。

发明内容

本发明实施例的目的是提供一种变流器固定延时控制方法及装置，通过变流器采用FPGA和DSP双芯片结构，DSP接收FPGA的脉冲信号并以其为时间基准，调节采样和PWM装载之间的延时，，解决了数字控制并网变流器控制延时不固定的问题，提升了控制的稳定性，实现了并网换流器稳定运行。

为解决上述技术问题，本发明实施例的第一方面提供了一种变流器固定延时控制方法，变流器的控制系统包括：DSP和FPGA，包括如下步骤：

控制所述FPGA发送脉冲信号至所述DSP，其中，所述脉冲信号与开关频率同频；

控制所述FPGA获取模拟数字芯片采样信号，并以所述脉冲信号为时间基准，于预设时间将所述采样信号发送至所述DSP；

控制所述DSP以所述脉冲信号为控制中断触发信号和载波同步信号；

控制所述DSP在PWM定时器的周期值和过零点装载PWM比较值，所述FPGA在所述时间基准之前写总线，使所述DSP于所述FPGA写总线之后在所述时间基准、所述时间基准之前第一预设时长或所述时间基准之后第二预设时长触发控制中断。

进一步地，所述控制所述FPGA发送脉冲信号至所述DSP之前，还包括：

当所述变流器多机并联时，使多个所述变流器共享同一所述脉冲信号。

进一步地，所述控制所述DSP以所述脉冲信号为控制中断触发信号和载波同步信号，包括：