[发明专利]一种变流器固定延时控制方法及装置

权利要求书

1.一种变流器固定延时控制方法，其特征在于，变流器的控制系统包括：DSP和FPGA，包括如下步骤：

控制所述FPGA发送脉冲信号至所述DSP，其中，所述脉冲信号与开关频率同频；

控制所述FPGA获取模拟数字芯片采样信号，并以所述脉冲信号为时间基准，于预设时间将所述采样信号通过总线发送至所述DSP；

控制所述DSP以所述脉冲信号为控制中断触发信号和载波同步信号；

控制所述DSP在PWM定时器的周期值和过零点装载PWM比较值，所述FPGA在所述时间基准之前写总线，使所述DSP于所述FPGA写总线之后在所述时间基准、所述时间基准之前第一预设时长或所述时间基准之后第二预设时长触发控制中断。

2.根据权利要求1所述的变流器固定延时控制方法，其特征在于，所述控制所述FPGA发送脉冲信号至所述DSP之前，还包括：

当所述变流器多机并联时，使多个所述变流器共享同一所述脉冲信号。

3.根据权利要求1所述的变流器固定延时控制方法，其特征在于，所述控制所述DSP以所述脉冲信号为控制中断触发信号和载波同步信号，包括：

在所述脉冲信号的上升沿或下降沿，控制所述DSP同时将控制中断定时器和所述PWM定时器清零或设置为预设数字，使脉冲信号和中断触发的延时时间为固定值。

4.根据权利要求1所述的变流器固定延时控制方法，其特征在于，所述于预设时间将所述采样信号发送至所述DSP，包括：

在偏离所述脉冲信号时间基准的第三预设时长，控制所述FPGA执行写总线操作，所述预设时间为所述脉冲信号时间基准与所述第三预设时长的时间差或时间和；

其中，所述脉冲信号时间基准包括：所述脉冲信号的上升沿或下降沿。

5.根据权利要求4所述的变流器固定延时控制方法，其特征在于，所述使所述DSP于所述FPGA写总线之后在所述时间基准、所述时间基准之前第一预设时长或所述时间基准之后第二预设时长触发控制中断，包括：

控制所述DSP在所述时间基准触发控制中断，将延时时间固定为所述脉冲信号周期与所述第三预设时长的时间和；或

控制所述DSP在所述时间基准之前所述第一预设时长触发控制中断，将延时时间固定为所述脉冲信号周期、所述第三预设时长与所述第一预设时长的时间和；或

控制所述DSP在所述时间基准之后所述第二预设时长触发控制中断，将延时时间固定为所述脉冲信号周期、所述第三预设时长与所述第二预设时长的时间和。

6.一种变流器固定延时控制装置，其特征在于，变流器的控制系统包括：DSP和FPGA，包括：

脉冲信号生成模块，其用于控制所述FPGA发送脉冲信号至所述DSP，其中，所述脉冲信号与开关频率同频；

采样信号处理模块，其用于控制所述FPGA获取模拟数字芯片采样信号，并以所述脉冲信号为时间基准，于预设时间将所述采样信号发送至所述DSP；

控制信号处理模块，其用于控制所述DSP以所述脉冲信号为控制中断触发信号和载波同步信号；

延时控制模块，其用于控制所述DSP在PWM定时器的周期值和过零点装载PWM比较值，所述FPGA在所述时间基准之前写总线，使所述DSP于所述FPGA写总线之后在所述时间基准、所述时间基准之前第一预设时长或所述时间基准之后第二预设时长触发控制中断。

7.根据权利要求6所述的变流器固定延时控制装置，其特征在于，还包括：

共享脉冲信号控制模块，其用于当所述变流器多机并联时，使多个所述变流器共享同一所述脉冲信号。

8.根据权利要求6所述的变流器固定延时控制装置，其特征在于，

所述控制信号处理模块在所述脉冲信号的上升沿或下降沿，控制所述DSP同时将控制中断定时器和所述PWM定时器清零或设置为预设数值，使脉冲信号和中断触发的延时时间为固定值。