[发明专利]一种半导体结构的制造方法及其测试方法

说明书

本申请提供一种半导体结构的制造方法及其测试方法，包括：提供衬底，衬底包括待形成台阶结构的第一区；在衬底上形成堆叠层，堆叠层包括依次层叠的第一介质层和第二介质层；在堆叠层上形成硬掩模墙；硬掩模墙位于第一区内，且硬掩模墙将第一区划分为多个第二区；硬掩模墙中形成有台阶结构标记；形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；对待刻蚀的堆叠层进行刻蚀，得到台阶结构。由此可见，台阶结构标记形成在硬掩模墙之中，在进行台阶结构的刻蚀时，有硬掩模墙的保护，不会刻蚀台阶结构标记，此外还有光刻胶层覆盖台阶结构标记，进一步的保护台阶结构标记在形成台阶结构时不会受到损伤和位置移动。

技术领域

本发明涉及半导体领域，特别涉及一种半导体结构的制造方法及其测试方法。

背景技术

当前进行3D NAND存储单元的制造时，在形成台阶结构时，需要一个台阶结构标记，标记台阶结构的位置，以便根据台阶结构标记的位置进行台阶工艺，之后也能继续利用台阶结构标记的位置监测制造形成的台阶结构的偏移量，因此台阶结构标记的位置对于制造台阶结构和对台阶结构的偏移量的监测至关重要。

但是在实际制造过程中，由于进行刻蚀工艺以形成台阶结构时，会损伤台阶结构标记，导致台阶结构标记的位置发生变化，不利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。

因此，当前的半导体的制造方法，不能保证台阶结构标记的位置不受变化，不利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。

发明内容

有鉴于此，本申请的目的在于提供一种半导体结构的制造方法、测试方法，保证台阶结构标记的位置不受变化，以便利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。

本申请实施例提供了一种半导体结构的制造方法，包括：

提供衬底，所述衬底包括待形成台阶结构的第一区；

在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；

在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；

形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；

对待刻蚀的堆叠层进行刻蚀，得到台阶结构。

可选的，所述光刻胶层覆盖所述台阶结构标记。

可选的，所述台阶结构标记沿垂直于所述衬底的方向纵向贯穿所述硬掩模墙。

可选的，所述硬掩模墙中形成有多个所述台阶结构标记，多个所述台阶结构标记沿所述硬掩模墙的延伸方向间隔排布。

可选的，所述硬掩模墙的数量为多个，多个所述硬掩模墙互相平行，且每个所述硬掩模墙中形成有所述台阶结构标记。

可选的，每个所述硬掩模墙中形成一个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记，在多个所述硬掩模墙的排列方向上相互对齐，或者在多个所述硬掩模墙的排列方向上相互错开。

可选的，每个所述硬掩模墙中形成多个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记构成阵列排布；或者，所述硬掩模墙中多个所述台阶结构标记，与相邻于该硬掩模墙的所述硬掩模墙中多个所述台阶结构标记错位排布。可选的，所述在所述堆叠层上形成硬掩模墙包括：

在所述堆叠层上形成硬掩模层；

在所述硬掩模层上形成光刻胶，以所述光刻胶为掩蔽，对所述硬掩模层进行刻蚀，得到所述硬掩模墙。

可选的，对待刻蚀的所述堆叠层进行刻蚀，得到台阶结构包括：