[发明专利]用于列修复的存储器件

权利要求书

1.一种存储器件，包括：

存储单元阵列，所述存储单元阵列包括正常存储单元和冗余存储单元；

第一页面缓冲器，所述第一页面缓冲器通过第一位线连接到所述正常存储单元，所述第一位线包括第一位线组和第二位线组，所述第一页面缓冲器布置在第一区域中并且在第一方向上共线，所述第一区域对应于沿所述第一方向延伸的所述第一位线；以及

第二页面缓冲器，所述第二页面缓冲器通过第二位线连接到所述冗余存储单元，所述第二位线包括第三位线组和第四位线组，所述第二页面缓冲器布置在第二区域中并且在所述第一方向上共线，所述第二区域对应于沿所述第一方向延伸的所述第二位线，

其中，所述存储器件被配置为：响应于连接到所述第一位线组的至少一个正常存储单元被确定为缺陷单元，将连接到所述第一位线组的正常存储单元替换为连接到所述第三位线组的冗余存储单元。

2.根据权利要求1所述的存储器件，其中，所述第一区域在第二方向上与所述第二区域分开，所述第二方向垂直于所述第一方向。

3.根据权利要求2所述的存储器件，其中，每个所述第一页面缓冲器包括晶体管，所述第一位线的数目对应于所述晶体管在所述第二方向上的宽度；并且

各个所述第一页面缓冲器中包括的晶体管在所述第一方向上是共线的。

4.根据权利要求1所述的存储器件，其中，所述第一位线组、所述第二位线组、所述第三位线组和所述第四位线组包括数目彼此相同的位线。

5.根据权利要求4所述的存储器件，其中，所述第一位线组、所述第二位线组、所述第三位线组和所述第四位线组中的每个位线组的位线的数目小于或等于6。

6.根据权利要求1所述的存储器件，还包括：

外围电路，所述外围电路被配置为：

根据列修复信息，输出通过第一有线OR线从所述第一页面缓冲器接收的第一数据和通过第二有线OR线从所述第二页面缓冲器接收的第二数据，作为译码器输出信号，

基于所述译码器输出信号计算所述第一数据的故障位计数或所述第二数据的故障位计数，所述第一数据和所述第二数据是在编程操作中被编程到所述存储单元阵列的，以及

根据所述故障位计数确定编程通过或编程失败。

7.根据权利要求6所述的存储器件，其中，所述外围电路包括：

第一锁存器至第四锁存器，所述第一锁存器至所述第四锁存器被配置为：分别存储与所述第一位线组相对应的第一列修复信息、与所述第二位线组相对应的第二列修复信息、与所述第三位线组相对应的第三列修复信息和与所述第四位线组相对应的第四列修复信息；

第一开关，所述第一开关被配置为：响应于与所述第一位线组相对应的第一选择信号或与所述第二位线组相对应的第二选择信号处于启用状态，根据所述第一列修复信息和所述第二列修复信息输出所述第一数据；以及

第二开关，所述第二开关被配置为：响应于与所述第三位线组相对应的第三选择信号或与所述第四位线组相对应的第四选择信号处于所述启用状态，根据所述第三列修复信息和所述第四列修复信息输出所述第二数据。

8.根据权利要求1所述的存储器件，还包括：

外围电路，所述外围电路被配置为：

根据列修复信息，输出通过第一有线OR线从连接到所述第一位线组的页面缓冲器接收的第一数据、通过第二有线OR线从连接到所述第二位线组的页面缓冲器接收的第二数据、通过第三有线OR线从连接到所述第三位线组的页面缓冲器接收的第三数据、以及通过第四有线OR线从连接到所述第四位线组的页面缓冲器接收的第四数据，作为译码器输出信号，

基于所述译码器输出信号计算所述第一数据的故障位计数、所述第二数据的故障位计数、所述第三数据的故障位计数或所述第四数据的故障位计数，所述第一数据、所述第二数据、所述第三数据和所述第四数据是在编程操作中被编程到所述存储单元阵列的，以及

根据所述故障位计数确定编程通过或编程失败。