[发明专利]一体式的三维集成电路及其形成的方法

说明书

本揭示描述了一种一体式的三维集成电路及其形成的方法。一体式的三维集成电路包括具有第一单元的第一单元层，第一单元具有一体式的三维集成电路的第一主动组件。具有第二单元的第二单元层，第二单元包括第二主动组件。第二单元层垂直形成在第一单元层之上。具有第一主动组件的第一单元层及具有第二主动组件的第二单元层形成在单个晶片上。第一单元具有比第二单元更小的金属节距。埋孔将第一单元层的第一单元的第一主动组件与第二单元层的第二单元的第二主动组件电耦合。

技术领域

本揭露关于一种集成电路及其形成的方法。

背景技术

历史上，集成电路(Integrated Circuit，IC)内的元件都被置放在单个二维(twodimensional，2D)主动层中，其中元件经由亦在IC内的一或多个金属层来互连。虽然根据摩尔定律，这样的电路通常已变得较小，但在二维空间中使集成电路小型化的努力正达至其极限，且因此，设计思想已转移至三维空间。即，当前的小型化技术使用三维(three-dimensional，3D)集成电路(IC)(three-dimensional(3D)integrated circuit(IC)，3DIC)来达成更高的装置封装密度、更低的互连延迟、及更低的成本。

发明内容

根据本揭露的一些实施例中，一体式的三维集成电路包含一第一单元层、一第二单元层及一埋孔。第一单元层包含具有一体式的三维集成电路的一第一主动组件的一第一单元。第二单元层包含具有一第二主动组件的一第二单元。第二单元层垂直形成在第一单元层之上。具有第一主动组件的第一单元层及具有第二主动组件的第二单元层形成在一单个晶片上，且第一单元具有比第二单元更小的一金属节距。埋孔将第一单元层的第一单元的第一主动组件与第二单元层的第二单元的第二主动组件电耦合。

根据本揭露的一些实施例中，一种一体式的三维集成电路，包含包含多个金属层的一晶片；形成在晶片的此些金属层中的一第一金属层之下的一第一单元层，第一单元层包含具有一第一主动组件的一第一单元；形成在晶片的此些金属层中的一第四金属层与一第五金属层之间的一第二单元层，其中第二单元层包含具有一第二主动组件的一第二单元，其中第二单元层垂直形成在第一单元层之上，且其中第一单元具有比第二单元更小的一金属节距；及一埋孔，其将第一单元层的第一单元的第一主动组件与第二单元层的第二单元的第二主动组件电耦合。

根据本揭露的一些实施例中，形成一体式的三维集成电路的方法包含：形成第一单元层，其包含具有第一主动组件的第一单元；形成第二单元层，其包含具有第二主动组件的第二单元，其中形成第二单元层包含在第一单元层之上垂直形成第二单元层，且其中具有第一主动组件的第一单元层及具有第二主动组件的第二单元层形成在单个晶片上，且其中第一单元具有比第二单元更短的金属节距；及经由埋孔将第一单元层的第一单元的第一主动组件与第二单元层的第二单元的第二主动组件电耦合。

附图说明

本揭示的态样将在结合附图阅读时自以下详细描述最佳地了解。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。另外，附图是示例性的，作为本揭示的实施例的实例且不欲为限制性的。

图1图示根据一些实施例的一体式的三维集成电路的实例方块图；

图2图示根据一些实施例的一体式的三维集成电路的另一实例方块图；

图3图示根据一些实施例的一体式的三维集成电路的实例三维方块图；

图4图示根据一些实施例的图3的一体式的三维集成电路的三维方块图的实例横截面图；

图5图示根据一些实施例的用于形成一体式的三维集成电路的方法的制程流程；

图6是图示根据一些实施例的处理系统的实例的方块图。

【符号说明】

100:一体式三维集成电路