[发明专利]一体式的三维集成电路及其形成的方法

权利要求书

1.一种一体式的三维集成电路，其特征在于，其包含：

一第一单元层，其包含具有一一体式的三维集成电路的一第一主动组件的一第一单元；

一第二单元层，其包含具有一第二主动组件的一第二单元，其中该第二单元层垂直形成在该第一单元层之上，其中具有该第一主动组件的该第一单元层及具有该第二主动组件的该第二单元层形成在一单个晶片上，且其中该第一单元具有比该第二单元更小的一金属节距；及

一埋孔，其将该第一单元层的该第一单元的该第一主动组件与该第二单元层的该第二单元的该第二主动组件电耦合。

2.根据权利要求1所述的一体式的三维集成电路，其特征在于，该第一单元层及该第二单元层具有大致相同的水平尺寸。

3.根据权利要求1所述的一体式的三维集成电路，其特征在于，该第一单元层与该第二单元层相比具有一更大数目的单元路径轨迹。

4.根据权利要求1所述的一体式的三维集成电路，其特征在于，该埋孔通过一预定距离与该第二单元的一基板的一最接近边缘分开。

5.根据权利要求1所述的一体式的三维集成电路，其特征在于，具有该第二主动组件的该第二单元层通过该单个晶片的至少一个金属层与具有该第一主动组件的该第一单元层分开。

6.根据权利要求1所述的一体式的三维集成电路，其特征在于，该单个晶片包含在一垂直方向上延伸的八个金属层，其中该第一单元层形成在所述八个金属层中的一第零金属层之下，且其中该第二单元层形成在所述八个金属层中的一第三金属层与一第四金属层之间。

7.根据权利要求6所述的一体式的三维集成电路，其特征在于，其进一步包含该第一单元的局部路径，其中所述局部路径形成在所述八个金属层中的一第一金属层中。

8.根据权利要求6所述的一体式的三维集成电路，其特征在于，其进一步包含该第一单元的全域路径，其中所述全域路径将该第一单元与该第二单元连接，且其中所述全域路径形成在所述八个金属层中的一第二金属层及一第三金属层中。

9.一种一体式的三维集成电路，其特征在于，其包含：

包含多个金属层的一晶片；

形成在该晶片的所述多个金属层中的一第一金属层之下的一第一单元层，该第一单元层包含具有一第一主动组件的一第一单元；

形成在该晶片的所述多个金属层中的一第四金属层与一第五金属层之间的一第二单元层，其中该第二单元层包含具有一第二主动组件的一第二单元，其中该第二单元层垂直形成在该第一单元层之上，且其中该第一单元具有比该第二单元更小的一金属节距；及

一埋孔，其将该第一单元层的该第一单元的该第一主动组件与该第二单元层的该第二单元的该第二主动组件电耦合。

10.一种形成一体式的三维集成电路的方法，其特征在于，该方法包含以下步骤：

形成包含具有一第一主动组件的一第一单元的一第一单元层；

形成包含具有一第二主动组件的一第二单元的一第二单元层，其中形成该第二单元层包含在该第一单元层之上垂直形成该第二单元层，且其中具有该第一主动组件的该第一单元层及具有该第二主动组件的该第二单元层形成在一单个晶片上，且其中该第一单元具有比该第二单元更短的一金属节距；及

经由一埋孔将该第一单元层的该第一单元的该第一主动组件与该第二单元层的该第二单元的该第二主动组件电耦合。