[发明专利]一种通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法在审
| 申请号： | 202110789832.6 | 申请日： | 2021-07-13 |
| 公开（公告）号： | CN113644023A | 公开（公告）日： | 2021-11-12 |
| 发明（设计）人： | 赵春山;康柏;张武志;曹亚民;周维 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 通过 调整 dti 阻挡 厚度 改善 bsi rts 水平 方法 | ||
1.一种通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于，至少包括：
步骤一、提供硅基底，在所述硅基底上形成深沟槽；
步骤二、在所述深沟槽中依次覆盖第一氧化层、HK介质层、第二氧化层、钨粘着层；
步骤三、在所述硅基底上沉积钨以填充所述深沟槽；
步骤四、刻蚀去除所述硅基底表面的钨；
步骤五、在填充满钨的深沟槽上表面通过PECVD的方法沉积厚度为的氧化阻挡层。
2.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤一中通过等离子体刻蚀和湿法刻蚀相结合的方式在所述硅基底上形成所述深沟槽。
3.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤三中通过物理气相沉积的方法在所述深沟槽中填充钨。
4.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤四中通过等离子体刻蚀去除所述硅基底表面的钨。
5.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤五中沉积所述氧化阻挡层的厚度为或
6.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤五中沉积所述氧化阻挡层的厚度为
7.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：步骤五中通过改变PECVD的沉积时间来调整沉积的所述氧化阻挡层的厚度。
8.根据权利要求1所述的通过调整DTI钨阻挡层厚度改善BSI RTS水平的方法，其特征在于：该方法用于55nm的BIS工艺节点。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110789832.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
