[发明专利]电平移位电路和方法

说明书

本公开涉及电平移位电路和方法。一种电路包括偏置电路和电平移位器。偏置电路包括被配置为接收第一电源电压和第二电源电压的第一输入端子和第二输入端子，并且偏置电路被配置为生成具有第一电源电压的第一电压电平或第二电源电压的第二电压电平中的较大者的偏置电压。电平移位器包括被配置为接收第一电源电压的第一PMOS晶体管和被配置为接收第二电源电压的第二PMOS晶体管，并且第一PMOS晶体管和第二PMOS晶体管中的每一者都包括被配置为接收偏置电压的体端子。

技术领域

本公开涉及电平移位电路和方法。

背景技术

集成电路(integrated circuit，IC)有时包括与独立地受控的电源域相 对应的多个部分。在一些情况下，第一电源域具有第一电源电压电平，并 且第二电源域具有与第一电源电压电平不同的第二电源电压电平。经常使 用电平移位器在这样的部分之间传播信号，该电平移位器使逻辑电平在第 一电源电压电平和第二电源电压电平之间移位。

为了能够使逻辑电平移位，电平移位器通常包括在第一电源域和第二 电源域两者中操作的n型金属氧化物半导体(n-type metal-oxide- semiconductor，NMOS)晶体管和p型金属氧化物半导体(p-type metal- oxide-semiconductor，PMOS)晶体管两者。

发明内容

根据本公开的一个方面，提供了一种电平移位电路，包括：偏置电路， 包括：第一输入端子，被配置为接收第一电源电压；以及第二输入端子， 被配置为接收第二电源电压，其中，所述偏置电路被配置为生成偏置电压， 所述偏置电压具有所述第一电源电压的第一电压电平或所述第二电源电压 的第二电压电平中的较大者；以及电平移位器，包括：第一PMOS晶体管， 被配置为接收所述第一电源电压；以及第二PMOS晶体管，被配置为接收 所述第二电源电压，其中，所述第一PMOS晶体管和所述第二PMOS晶体 管中的每一者都包括被配置为接收所述偏置电压的体端子。

根据本公开的另一方面，提供了一种集成电路IC，包括：n阱；第一 电源节点，被配置为具有第一电源电压；第二电源节点，被配置为具有第 二电源电压；偏置电路，包括：第一PMOS晶体管，位于所述n阱中并包 括耦合到所述第一电源节点的第一源极/漏极S/D端子；以及第二PMOS 晶体管，位于所述n阱中并包括耦合到所述第二电源节点的第二S/D端子， 其中，所述偏置电路被配置为利用具有偏置电压电平的偏置电压来偏置所 述n阱，所述偏置电压电平基于所述第一电源电压的第一电压电平或所述 第二电源电压的第二电压电平中的较大者；以及电平移位器，包括：第三 PMOS晶体管，位于所述n阱中并包括耦合到所述第一电源节点的第三 S/D端子；以及第四PMOS晶体管，位于所述n阱中并包括耦合到所述第 二电源节点的第四S/D端子。

根据本公开的又一方面，提供了一种操作电平移位电路的方法，所述 方法包括：在偏置电路处接收第一电源电压和第二电源电压；使用所述偏 置电路基于所述第一电源电压的第一电压电平或所述第二电源电压的第二 电压电平中的较大者来生成偏置电压；在电平移位器的第一PMOS晶体管 的第一源极/漏极S/D端子处接收所述第一电源电压；在所述电平移位器的 第二PMOS晶体管的第二S/D端子处接收所述第二电源电压；以及使用所述偏置电压来偏置包含所述第一PMOS晶体管和所述第二PMOS晶体管的 n阱。

附图说明

在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开 的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。 事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1A和图1B是根据一些实施例的电平移位电路的图示。

图2是根据一些实施例的电平移位器的图示。

图3A是根据一些实施例的偏置电路的示意图。

图3B是根据一些实施例的IC布局图和电平移位电路的图示。