[发明专利]电平移位电路和方法在审
| 申请号: | 202110787741.9 | 申请日: | 2021-07-13 |
| 公开(公告)号: | CN115378421A | 公开(公告)日: | 2022-11-22 |
| 发明(设计)人: | 潘磊;马亚琪;胡俊奎 | 申请(专利权)人: | 台湾积体电路制造股份有限公司;台积电(中国)有限公司 |
| 主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
| 代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 朱亦林 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电平 移位 电路 方法 | ||
1.一种电平移位电路,包括:
偏置电路,包括:
第一输入端子,被配置为接收第一电源电压;以及
第二输入端子,被配置为接收第二电源电压,
其中,所述偏置电路被配置为生成偏置电压,所述偏置电压具有所述第一电源电压的第一电压电平或所述第二电源电压的第二电压电平中的较大者;以及
电平移位器,包括:
第一PMOS晶体管,被配置为接收所述第一电源电压;以及
第二PMOS晶体管,被配置为接收所述第二电源电压,
其中,所述第一PMOS晶体管和所述第二PMOS晶体管中的每一者都包括被配置为接收所述偏置电压的体端子。
2.根据权利要求1所述的电路,其中,所述偏置电路包括:
第三PMOS晶体管,被配置为接收所述第一电源电压;以及
第四PMOS晶体管,被配置为接收所述第二电源电压,
其中,所述第三PMOS晶体管和所述第四PMOS晶体管中的每一者都包括被配置为接收所述偏置电压的体端子。
3.根据权利要求2所述的电路,其中,
所述第三PMOS晶体管包括被配置为接收所述第二电源电压的栅极、被配置为接收所述第一电源电压的第一源极/漏极S/D端子、以及第二S/D端子,
所述第四PMOS晶体管包括被配置为接收所述第一电源电压的栅极、被配置为接收所述第二电源电压的第三S/D端子、以及第四S/D端子,并且
所述第二S/D端子和所述第四S/D端子耦合在一起并被配置为生成所述偏置电压。
4.根据权利要求2所述的电路,其中,
所述偏置电路还包括反相器,所述反相器被配置为接收所述第一电源电压或所述第二电源电压中的一者,
所述反相器包括第五PMOS晶体管,所述第五PMOS晶体管包括被配置为接收所述偏置电压的体端子,
所述第三PMOS晶体管包括被配置为接收所述第一电源电压或所述第二电源电压中的所述一者的栅极、被配置为接收所述第一电源电压或所述第二电源电压中的另一者的第一源极/漏极S/D端子、以及第二S/D端子,
所述第四PMOS晶体管包括耦合到所述反相器的节点的栅极、被配置为接收所述第一电源电压或所述第二电源电压中的所述一者的第三S/D端子、以及第四S/D端子,并且
所述第二S/D端子和所述第四S/D端子耦合在一起并被配置为生成所述偏置电压。
5.根据权利要求1所述的电路,其中,所述电平移位器包括:
第三PMOS晶体管,被配置为接收所述第二电源电压,所述第三PMOS晶体管包括被配置为接收所述偏置电压的体端子。
6.根据权利要求5所述的电路,其中,所述电平移位器包括:
第一NMOS晶体管,与所述第一PMOS晶体管串联耦合;
第二NMOS晶体管,与所述第二PMOS晶体管串联耦合;以及
第三NMOS晶体管,与所述第三PMOS晶体管串联耦合,
其中,
所述第一NMOS晶体管和所述第一PMOS晶体管被布置为反相器,所述反相器被配置为接收输入信号,
所述第二NMOS晶体管被配置为接收所述反相器输出的信号,并且
所述第三NMOS晶体管被配置为接收所述输入信号。
7.根据权利要求1所述的电路,其中,所述第一PMOS晶体管和所述第二PMOS晶体管的体端子耦合到同一n阱。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司;台积电(中国)有限公司,未经台湾积体电路制造股份有限公司;台积电(中国)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110787741.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:选网策略的确定方法及装置
- 下一篇:抬头显示装置





