[发明专利]动态随机存取存储器及其制造方法

说明书

本发明提供一种动态随机存取存储器及其制造方法。动态随机存取存储器包括：衬底，具有渠沟；栅介电层，位于渠沟的侧壁与底面；金属填充层，位于渠沟之中；黏着层，位于栅介电层与金属填充层之间；多个功函数层，位于渠沟中，其中每一功函数层位于栅介电层的侧壁与黏着层的侧壁之间；以及多个掺杂区，位于渠沟两侧的衬底之中，其中部分的多个功函数层与部分的栅介电层在横向上夹于部分的多个掺杂区与部分的黏着层之间。

技术领域

本公开涉及一种集成电路及其制造方法，尤其涉及一种动态随机存取存储器及其制造方法。

背景技术

动态随机存取存储器的效能直接影响其产量及其相关规格，例如写入恢复时间(write recovery time,tWR)以及刷新效能(refresh performance)。然而随着动态随机存取存储器设计的尺寸不断缩小，半导体装置不断的往高集成度发展，动态随机存取存储器的效能也随之降低。因此如何维持或提升动态随机存取存储器的效能成为本领域亟待解决的问题。

发明内容

本公开是针对一种动态随机存取存储器及其制造方法，可以降低GIDL漏电流，提升写入恢复时间。。

根据本公开的实施例，提供一种动态随机存取存储器，包括：衬底，具有渠沟；栅介电层，位于渠沟的侧壁与底面；金属填充层，位于渠沟之中；黏着层，位于栅介电层与金属填充层之间；多个功函数层，位于渠沟中，其中每一功函数层位于栅介电层的侧壁与黏着层的侧壁之间；以及多个掺杂区，位于渠沟两侧的衬底之中，其中部分的多个功函数层与部分的栅介电层在横向上夹于部分的多个掺杂区与部分的黏着层之间。

根据本公开的实施例，提供一种动态随机存取存储器的制造方法，包括：提供衬底；在衬底中形成渠沟；在渠沟的侧壁与底面形成栅介电层；在栅介电层的侧壁形成多个功函数层；在多个功函数层的侧壁以及渠沟的底面上的栅介电层上形成黏着层；渠沟之中填入金属填充层；以及于渠沟两侧的衬底中形成多个掺杂区，其中部分的多个功函数层与部分的栅介电层在横向上夹于部分的多个掺杂区与部分的黏着层之间。

根据本公开实施例的动态随机存取存储器及其制造方法，可以降低GIDL漏电流，提升写入恢复时间。

附图说明

图1A至图1H是依照本公开的实施例的一种动态随机存取存储器的制造方法的剖面示意图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。

请参照图1A，提供衬底10，例如是硅衬底。接着，于衬底10中形成渠沟11。渠沟11可以在衬底10上形成硬掩模材料层。然后，通过光刻与刻蚀工艺将硬掩模材料层图案化形成硬掩模层。再以硬掩模层为掩模，进行刻蚀工艺，部分地移除衬底10，以形成渠沟11，之后再将硬掩模层移除。渠沟11例如是做为埋入式字线渠沟。

请参照图1A，在渠沟11之中形成栅介电材料层12。栅介电材料层12共形地形成于渠沟11的内表面。栅介电材料层12可以是氧化层，例如是氧化硅。在一些实施例中，还进一步进行热氧化工艺，以使氧通过化学沉积的氧化硅层，而与渠沟11表面的衬底10反应，以形成另一层氧化硅。

请参照图1B，在所述栅介电材料层12上形成功函数材料层14。功函数材料层14与后续形成的黏着材料层16(如图1D所示)具有不同的功函数。功函数材料层14的功函数小于黏着材料层16的功函数。功函数材料层14包括半导体，例如是掺杂的多晶硅、未掺杂的多晶硅或其组合。

请参照图1C，进行非等向性刻蚀工艺，以移除覆盖在渠沟11的底面上的栅介电材料层12上的功函数材料层14，以在渠沟11中留下彼此分离的两个功函数层14a。功函数层14a分别覆盖渠沟11的侧壁上的栅介电材料层12的侧壁，裸露出渠沟11的底面上的栅介电材料层12。