[发明专利]一种干法制备单层二维半导体阵列的方法

说明书

一种干法制备大面积单层二维半导体阵列的方法，包括：(1)在基底上制备图案化的金网格薄膜，在金网格薄膜表面旋涂聚合物并烘干制备金网格胶带，将金网格胶带按压到二维半导体块材表面并加热，剥离金网格胶带，获得大面积连续单层二维半导体；(2)将带有大面积连续单层二维半导体的金网格胶带对准功能化的目标基底，按压接触，加热使大面积连续单层二维半导体与目标基底充分接触，然后冷却到室温，剥离金网格胶带，从而释放得到大面积单层二维半导体阵列。本发明可以制备材料表面的洁净度和本征性质不受影响的大面积单层的二维半导体阵列，且方便后续制备场效应管阵列器件和范德华异质结阵列堆叠。

技术领域

本发明涉及材料技术领域，尤其是干法制备大面积单层二维半导体阵列及异质结阵列方法领域。

背景技术

近年来，二维(2D)材料以其优异的电学、光学和力学性能引起了人们的广泛关注。然而实现大规模化生产高质量的单层薄膜仍是二维材料领域的关键挑战。现有获得二维材料单分子层的方法往往受到材料质量和材料尺寸权衡的限制。例如：液相剥离是最大规模化的方法，通过简单的旋转涂覆方法就可以生产大量2D薄膜，然而液相剥离的过程基于溶液浸泡，这容易导致获得的薄片厚度随机不可控，并且溶液会污染和损害二维材料表面，而导致薄膜质量变差。另一方面，化学气相沉积法可以合成具有生长条件可控和均匀层厚的大面积材料，但获得的材料往往以高缺陷密度和存在预应变的多晶形式存在。相比之下，机械剥离法(也称为Scotch胶带法)可以获得最高质量的单层半导体薄膜，这也大大加快了二维材料研究的进展，因此被广泛用于二维材料的研究中。然而，传统的机械剥离法获得二维材料的尺寸一般在几微米左右，且产量很低，受限于无法获得大尺寸的二维材料单分子层。

为了提高机械剥离法二维材料单分子层的尺寸和产量，人们致力于对剥离胶带进行升级。一种是以降低胶带表面粗糙度，从而提高胶带与二维材料的接触；另一种是提高胶带的附着力，从而尝试提高产量。早期的尝试是直接将金膜蒸发到大块MoS₂晶体的表面作为胶带，以进行后续的胶带剥离。在胶带剥离过程中，蒸发的金和最上层的MoS₂层之间的强相互作用力确保了横向尺寸高达0.5mm的大面积单层的均匀剥离。然而，金直接沉积在二维材料表面已被证明会引入缺陷和应变，降低精细二维材料晶格的固有性能，特别是对单层而言尤为严重。现有技术中还有通过将二维块状晶体压印在预先沉积的金薄膜表面来提高材料产量。金膜的预制可以避免直接金属沉积对材料表面造成的损伤，原子级平整的金表面可以与二维材料块体表面形成密切接触，从而可以获得横向尺寸高达1cm的大尺寸剥离，大大提高了二维材料单层膜的产量。虽然该方法具有优化的剥离材料尺寸和材料质量，但受二维单层材料与金之间的强作用力的限制，导致剥离获得的材料不能机械地释放，不能直接用于随后的电学测量或各种范德华异质结构(vdWHs)的构建。如果需要进行后续电学测量或转移，必须经过溶液蚀刻法(通常是KI/I₂溶液)来化学去除Au膜，这不仅会对材料产生不可避免的污染，而且与使用胶带剥离获得干净材料的初衷相矛盾。

发明内容

本发明所要解决的技术问题是，克服现有技术存在的上述缺陷，提供一种干法制备大面积单层二维半导体阵列及范德华异质结阵列的方法。

本发明所采用的技术方案如下：一种干法制备单层二维半导体阵列的方法，包括：

(1)预制金网格胶带：在基底上制备图案化的金网格薄膜，在金网格薄膜表面旋涂聚合物并烘干，聚合物作为支撑层，将金网格薄膜从基底上剥离，制备金网格胶带；

(2)制备连续单层二维半导体薄膜：将预制的金网格胶带按压到块状二维半导体材料表面，剥离金网格胶带，获得连续单层二维半导体薄膜；

(3)制备单层二维半导体阵列：将带有连续二维单层半导体薄膜的金网格胶带对准目标基底，按压接触，剥离金网格胶带，在目标基底上释放单层二维半导体阵列。

优选地，步骤(1)中，通过光刻掩膜和金属镀膜技术在基底上制备图案化的金网格薄膜，蒸镀金的厚度为30-150nm，蒸镀速率为0.04-0.06nm/s。