[发明专利]一种干法制备单层二维半导体阵列的方法有效
| 申请号: | 202110766557.6 | 申请日: | 2021-07-07 |
| 公开(公告)号: | CN113488373B | 公开(公告)日: | 2023-07-25 |
| 发明(设计)人: | 刘渊;李志伟 | 申请(专利权)人: | 湖南大学 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L29/06 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 410082 湖南省*** | 国省代码: | 湖南;43 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 法制 单层 二维 半导体 阵列 方法 | ||
1.一种干法制备单层二维半导体阵列的方法,其特征在于:
(1)预制金网格胶带:在基底上制备图案化的金网格薄膜,在金网格薄膜表面旋涂聚合物并烘干,聚合物作为支撑层,将金网格薄膜从基底上剥离,制备金网格胶带;
(2)制备连续单层二维半导体薄膜:将预制的金网格胶带按压到块状二维半导体材料表面,剥离金网格胶带,获得连续单层二维半导体薄膜;
(3)制备单层二维半导体阵列:将带有连续单层二维半导体薄膜的金网格胶带对准目标基底,按压接触,剥离金网格胶带,在目标基底上释放单层二维半导体阵列。
2.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:所述步骤(1)中,通过光刻掩膜和金属镀膜技术在基底上制备图案化的金网格薄膜;蒸镀金的厚度为30-150nm,蒸镀速率为0.04-0.06nm/s。
3.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:所述步骤(1)中,金网格表面旋涂的聚合物为具有高玻璃化温度的聚合物,聚合物旋涂速度为2000-5000rpm,旋涂时间为1-2分钟。
4.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:所述二维半导体块材为层状二维半导体块材。
5.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:步骤(2)中,在按压的同时进行加热处理。
6.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:步骤(3)中,所述对准是通过光学转移平台实现,所述按压接触是通过转移平台机械臂施加恒定压力让金网格胶带黏附的连续单层二维半导体材料与目标基底接触。
7.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:步骤(3)中所述目标基底是指在功能化处理的基底,所述功能化处理是指在基底表面旋涂薄层聚乙烯醇或交联的聚乙烯醇形成粘结层。
8.根据权利要求1所述干法制备单层二维半导体阵列的方法,其特征在于:步骤(3)中,在按压的同时进行加热处理。
9.一种制备范德华异质结阵列的方法,第一层二维半导体阵列采用如权利要求1-8任一所述制备方法释放到聚乙烯醇基底表面,第二层二维半导体阵列采用如权利要求1-8任一所述制备方法释放到交联的聚乙烯醇功能化的基底表面,然后通过光学转移平台将两层阵列对准堆叠;之后通过去离子水浸泡去掉聚乙烯醇层,经过高温真空退火处理获得二维半导体范德华异质结阵列。
10.根据权利要求9所述制备范德华异质结阵列的方法,其特征在于:所述高温真空退火,温度为300-400℃,时间3-10h。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南大学,未经湖南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110766557.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





