[发明专利]一种动态比较器

说明书

本发明公开了一种动态比较器，包括级联的预放大器和锁存器。本发明中的动态比较器，时钟控制信号只需要一个就可以完成复位和比较，简化了比较器的时序，节约了功耗和面积，同时预放大器使用了正反馈形式，使预放大器的输出以指数形式放大输入信号，显著的减小了传输延时，满足高速高精度比较器的设计要求。

技术领域

本发明涉及电子电路技术领域，特别涉及一种动态比较器。

背景技术

比较器作为逐次逼近寄存器型模数转换器(SARADC)的关键组成模块，其各项性能对于ADC具有十分重要的影响。随着现代科技的飞速发展，需要处理的数据不断增多，ADC的处理速度与分辨率也需要不断的提高来匹配它的应用场合，这使得其内部比较器电路在速度与精度的指标要求更高。

在SARADC工作过程中，比较器需要对电容阵列上的电压进行比较，将比较结果输出给数字逻辑模块，从而使得电路输出正确的数字编码并反馈给电容阵列上的控制开关，比较器将对改变后的电压值进行比较，同时用输出结果来控制下一次的逐次逼近行为直到整个译码周期结束。

但随着深亚微米工艺的进步与发展，工艺尺寸不断减小，器件失配变得越来越严重，这导致ADC输入端失调电压随之增大，降低了比较器的精度，使其不利于在高精度场合的应用。因此，提出一款高速高精度比较器具有重要的意义。

发明内容

本发明实施例提供了一种动态比较器，用以解决现有技术中因为器件失配导致ADC输入端失调电压增大，降低比较器精度的问题。

一方面，本发明实施例提供了一种动态比较器，包括：预放大器和锁存器，预放大器和锁存器级联；

预放大器中具有晶体管Mp1、Mp2、Mp3、Mp4、Mp5、Mn1、Mn2、Mn3、Mn4、Mn5和Mn6，晶体管Mp3、Mp4和Mp5的源极均接电源V_DD，晶体管Mp3和Mp5的漏极分别接预放大器的N输出端和P输出端，晶体管Mp3、Mp4和Mp5的栅极均接时钟控制信号；

晶体管Mn1和Mn2的栅极和漏极均接晶体管Mp4的漏极，晶体管Mn1和Mn2的源极分别接预放大器的N输出端和P输出端；

晶体管Mp1和Mp2的源极均接晶体管Mp4的漏极，晶体管Mp1和Mp2的漏极分别接预放大器的N输出端和P输出端，晶体管Mp1和Mp2的栅极分别接输入信号VIN和VIP；

晶体管Mn3和Mn4的栅极分别接预放大器的P输出端和N输出端，晶体管Mn3和Mn4的漏极分别接预放大器的N输出端和P输出端，晶体管Mn3和Mn4的源极均接地；

晶体管Mn5和Mn6的漏极分别接预放大器的N输出端和P输出端，晶体管Mn5和Mn6的栅极均接时钟控制信号，晶体管Mn5和Mn6的源极均接地。

在一种可能的实现方式中，晶体管Mp3和Mp5的尺寸小于晶体管Mp4。

在一种可能的实现方式中，锁存器中具有晶体管Mp6、Mp7、Mp8、Mp9、Mp10、Mp11、Mn7、Mn8、Mn9和Mn10，晶体管Mp6和Mp7的源极均接电源V_DD，漏极分别接晶体管Mn9和Mn10的漏极，晶体管Mp6和Mp7的栅极分别接晶体管Mn9和Mn10的栅极，晶体管Mn9和Mn10的源极分别接晶体管Mn7和Mn8的漏极，晶体管Mn7和Mn8的栅极分别接锁存器的N输入端和P输入端，晶体管Mn7和Mn8的源极均接地；晶体管Mp6和Mp7的漏极分别输出比较结果信号VON和VOP；晶体管Mp8和Mp9的源极均接电源V_DD，栅极分别接锁存器的N输入端和P输入端，漏极则分别接晶体管Mp6和Mp7的漏极；晶体管Mp10和Mp11的源极均接电源V_DD，栅极分别接锁存器的N输入端和P输入端，漏极则分别接晶体管Mn9和Mn10的源极。