[发明专利]半导体存储装置

说明书

本发明公开了一种半导体存储装置，其特征在于包含一衬底，定义有一存储区以及一相邻的外围区，多条位线设置在该衬底上，并且沿着一第一方向排列，其中各该位线包含有一导电部分，且该位线包含有四个侧壁，一间隙壁环绕该位线的四个侧壁，其中该间隙壁包含有两个短间隙壁覆盖于该导电部分的两个末端，以及两个长间隙壁覆盖于该导电部分的两个长侧边，以及多个接触隔绝块，位于任两相邻的位线之间，其中至少有一部分的接触隔绝块覆盖于该间隙壁的正上方。本发明的结构可以提高电性隔离效果，优选避免漏电流的产生，提高组件质量。

技术领域

本发明涉及一种半导体装置，尤其是涉及具有特殊排列的接触隔绝块的一种半导体存储装置。

背景技术

随着各种电子产品朝小型化发展之趋势，动态随机存储器(dynamic randomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度之要求。对于一具备凹入式闸极结构之DRAM单元而言，由于其可以在相同的半导体衬底内获得更长的载流子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构之DRAM单元。

一般来说，具备凹入式闸极结构之DRAM单元会包含一晶体管组件与一电荷贮存装置，以接收来自于位线及字线的电压信号。然而，受限于工艺技术之故，现有具备凹入式闸极结构之DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器组件之效能及可靠度。

发明内容

本发明提供一种半导体存储装置，其特征在于包含一衬底，定义有一存储区以及一相邻的外围区，多条位线设置在该衬底上，并且沿着一第一方向排列，其中各该位线包含有一导电部分，且该位线包含有四个侧壁，一间隙壁环绕该位线的四个侧壁，其中该间隙壁包含有两个短间隙壁覆盖于该导电部分的两个末端，以及两个长间隙壁覆盖于该导电部分的两个长侧边，以及多个接触隔绝块，位于任两相邻的位线之间，其中至少有一部分的接触隔绝块覆盖于该间隙壁的正上方。

本发明的特征在于，制作接触隔绝块时，接触隔绝块会覆盖在部分的间隙壁正上方。此外，有一部分的接触隔绝块也包围位线的末端。如此一来，可以提高电性隔离效果，优选避免漏电流的产生，提高组件质量。

附图说明

图1至图5绘示本发明第一优选实施例中，半导体存储装置的形成方法的上视示意图。

图6绘示一位线与间隙壁的局部示意图。

图7绘示位线与间隙壁的局部剖面示意图。

其中，附图标记说明如下：

1:半导体存储装置

100:衬底

102:存储区

104:外围区

130:插塞孔

170:间隙壁

170A:短间隙壁

170B:长间隙壁

170B-1:第一长间隙壁

170B-2:第二长间隙壁

180:储存点孔洞

AA:有源区

B:边界

BL:位线

BLA:短位线

BLB:长位线

D1:斜向方向

SC:储存点接触

SCISO:接触隔绝块

SCISO-1:接触隔绝块