[发明专利]电子封装件及其制法

说明书

本发明涉及一种电子封装件及其制法，包括将电子元件及被动元件配置于封装模块中，再将该封装模块及多个导电柱嵌埋于封装层中，因而后续制程的封装层内无需额外增加布设该被动元件的空间，以利于控制封装层内的布设空间，有效缩减该电子封装件的体积。

技术领域

本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。

背景技术

为了确保电子产品和通信设备的持续小型化和多功能性，半导体封装需朝尺寸微小化发展，以利于多引脚的连接，并具备高功能性。例如，于先进制程封装中，常用的封装型式如2.5D封装制程、扇出(Fan-Out)布线配合嵌埋桥接(Embedded Bridge)元件的制程(简称FO-EB)等，且FO-EB相对于2.5D封装制程具有低成本及材料供应商多等优势。

图1为现有FO-EB的半导体封装件1的剖面示意图。该半导体封装件1于一具有线路层140的基板结构14上设置第一半导体芯片11(经由粘胶12)、被动元件19与多个导电柱13，再以一第一封装层15包覆该半导体芯片11、被动元件19与该些导电柱13，之后于该第一封装层15上形成一电性连接该第一半导体芯片11与该些导电柱13的线路结构10，以于该线路结构10上设置多个电性连接该线路结构10的第二半导体芯片16，并以一第二封装层18包覆该些第二半导体芯片16，其中，该线路层140与该线路结构10采用扇出型重布线路层(redistribution layer，简称RDL)的规格，且该第一半导体芯片11作为嵌埋于该第一封装层15中的桥接元件(Bridge die)，以电性桥接两相邻的第二半导体芯片16。

现有半导体封装件1中，以该基板结构14经由多个焊球17接置于一电路板1a上，且该些导电柱13电性连接该线路层140。

此外，该被动元件19可提供该第一半导体芯片11较佳的保护，且因该被动元件19邻近该第一半导体芯片11，使该半导体封装件1具有稳压稳流的作用，并经由该被动元件19的设置，可减少该第一封装层15的体积，以减少应力的发生。

然而，现有半导体封装件1中，该被动元件19独立设于该基板结构14上，将占用该基板结构14的上方的布设空间，因而不利于缩减该半导体封装件1的体积。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可减小体积。

本发明的电子封装件包括：封装层；封装模块，其嵌埋于该封装层中，且该封装模块包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；多个导电柱，其嵌埋于该封装层中；以及线路结构，其设于该封装层上以电性连接该第一电子元件、多个导电柱及该被动元件。

本发明还提供一种电子封装件的制法，包括：提供一封装模块，其包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；将该封装模块设于一承载件上，且该承载件上形成有多个导电柱；形成封装层于该承载件上，以令该封装层包覆该封装模块与该多个导电柱；形成线路结构于该封装层上，以令该线路结构电性连接该第一电子元件、多个导电柱及该被动元件；以及移除该承载件。

前述的电子封装件及其制法中，该被动元件相对位于该第一电子元件的侧面。

前述的电子封装件及其制法中，该被动元件叠合于该第一电子元件上。

前述的电子封装件及其制法中，还包括于该线路结构上配置多个第二电子元件，且令该多个第二电子元件电性连接该线路结构。例如，该第一电子元件作为桥接元件，以电性桥接该多个第二电子元件的相邻两者。

前述的电子封装件及其制法中，该封装层与该包覆层之间形成有交界面。