[发明专利]半导体存储装置、存储器系统及执行读取动作的方法

说明书

实施方式提供一种半导体存储装置、存储器系统及执行读取动作的方法。实施方式的半导体存储装置包含：第1及第2存储器单元；第1及第2字线，分别连接在第1及第2存储器单元；以及控制电路，分别响应第1及第2指令集而执行读取动作。控制电路能够执行使用互不相同的第1至第3电压分别读取数据的第1序列及使用基于第1序列的结果的电压读取数据的第2序列。在基于第1指令集的第1存储器单元的读取动作中，连续地执行第1及第2序列。在接下来的基于第2指令集的第2存储器单元的读取动作中，执行基于第1存储器单元的读取动作中的第1序列的结果的第2序列。

分案申请的相关信息

本案是分案申请。本案的母案是申请日为2017年3月10日、申请号为201710144254.4、发明名称为“半导体存储装置及存储器系统”的发明专利申请案。

[相关申请]

本申请享有以日本专利申请2016-161058号(申请日：2016年8月19日)为基础申请的优先权。本申请是通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置及存储器系统。

背景技术

作为半导体存储装置，已知有NAND(Not AND，与非)型闪存。

发明内容

实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。

实施方式的半导体存储装置包含：多个第1及第2存储器单元；第1及第2字线，分别连接在多个第1及第2存储器单元；以及控制电路，分别响应从外部接收的第1及第2指令集执行读取动作。控制电路能够在读取动作时执行第1及第2读取序列。在第1读取序列中，使用互不相同的第1至第3电压分别读取数据。在第2读取序列中，使用基于第1读取序列的结果的电压读取数据。在基于第1指令集的多个第1存储器单元的读取动作中，连续地执行第1及第2读取序列。在继多个第1存储器单元的读取动作后的基于第2指令集的多个第2存储器单元的读取动作中，执行使用了基于多个第1存储器单元的读取动作中的第1读取序列的结果的电压的第2读取序列。

附图说明

图1是第1实施方式的存储器系统的框图。

图2是第1实施方式的半导体存储装置的框图。

图3是第1实施方式的半导体存储装置所具备的存储器单元阵列的电路图。

图4是第1实施方式的半导体存储装置所具备的存储器单元的阈值分布。

图5是第1实施方式的半导体存储装置所具备的读出放大器模块的电路图。

图6是第1实施方式的半导体存储装置中的读取动作的说明图。

图7是第1实施方式的半导体存储装置中的读取动作的说明图。

图8是第1实施方式的存储器系统中的读取动作的流程图。

图9是第1实施方式的存储器系统中的读取动作的波形图。

图10是第1实施方式的存储器系统中的读取动作的指令序列。

图11是第1实施方式的存储器系统中的读取动作的指令序列。

图12是第1实施方式的存储器系统中的读取动作的指令序列。

图13是第2实施方式的存储器系统中的读取动作的流程图。

图14是第2实施方式的存储器系统中的读取动作的波形图。

图15是第3实施方式的存储器系统中的读取动作的流程图。

图16是第3实施方式的存储器系统中的读取动作的波形图。