[发明专利]一种适用于欠采样锁相环自动频率矫正电路及矫正方法

说明书

本发明公开了一种适用于欠采样锁相环自动频率矫正电路及矫正方法，利用了欠采样锁相环中带有死区的鉴相器的行为特征，对频率控制字进行判定，并利用了时序逻辑实现对控制字的自动校准；传统的闭环AFC是通过断开锁相环路对参考频率和输出频率计数对比一定时间内的脉冲数量来校准，其缺点是每次的校准都需要断开环路进行增加了锁定时间；开环AFC是通过比较器比较控制线电压Vctl来判断控制字是否校准，再通过时序逻辑来调整控制字，其缺点是利用了控制线电压Vctl，比较器的噪声会耦合到控制线给压控振荡器VCO提供更多的相位噪声；本发明避免了两者的缺点，使用了对带死区鉴相器输出脉冲计数的方式，实现了连续时间内欠采样锁相环的自动校准VCO控制字功能。

技术领域

本发明涉及集成电路设计领域，具体涉及一种适用于欠采样锁相环自动频率矫正电路及矫正方法。

背景技术

由于5G毫米波射频设备和高速传输技术飞速发展，而在射频设备中作为本振使用的频率综合器大多基于锁相环架构，在高速传输技术中，锁相环也作为一种必不可少的时钟源，为电路提供稳定准确的时钟。在评价一个锁相环好坏的标准中，我们主要关注其调频范围、相位噪声、功耗、等参数。射频毫米波领域对相噪的要求极高，传统锁相环中所使用的环形振荡器已经不能满足要求。因此，学术界和工业界主流应用于毫米波本振的频率综合器都是用了LC震荡器。LC振荡器能够实现较低的相位噪声性能，但却引入了另外缺点，通过对锁相环路的传输函数分析，过大的电压-频率Kvco传输系数会产生较大的输出抖动，同时也不利于锁相环的锁定。为了解决这一问题，一般采用离散的数字比特位和连续的控制电压来使锁相环中的LC压控振荡器工作在合适的范围。一般没有自动校准控制字的电路需要由芯片外部通过调试在来调校控制位使压控振荡器工作在合适的范围，本技术正是通过捕捉环路中的特征，来自动校准压控振荡器的控制位。

现存类似技术中最广为人知是闭环AFC技术与开环AFC技术。

开环AFC技术：先在锁相环启动时把环路断开，对VCO自由震荡计数和参考时钟计数，对比两个计数器的数值差值来改变VCO控制位变化，最后再实现闭环所锁定。该技术存在的问题：实现复杂、改变bit位的变化需要通过断开锁相环实现，从而延长了锁相时间，当参考时钟发生变化或者分频器分频比发生变化时，需要断开环路才能重新确定bit位，不能动态地调整bit位。

闭环AFC技术：在锁相环控制线电压Vctl接入两个比较器，在比较器两端接入比较电压，当控制线电压低于或高于某个电压，逻辑电路会使数字控制位上升或下降一位。该技术缺点是使用到了控制线电压，该电压非常敏感，直接控制VCO的频率，比较器的馈通会使控制线的电压出现纹波抖动从而导致了更差的时钟抖动。

发明内容

本发明要解决的技术问题是提供一种适用于欠采样锁相环自动频率矫正电路及矫正方法，在连续时间内，能够实现对锁相环控制字的连续校准。

为了实现上述任务，本发明采用以下技术方案：

一种适用于欠采样锁相环自动频率矫正电路，包括欠采样锁相环电路以及校准电路，其中：

锁相环电路包括欠采样鉴相器、第一电荷泵、脉冲发生器、环路滤波器以及压控振荡器，其中，欠采样鉴相器、第一电荷泵、环路滤波器和压控振荡器依次连接，脉冲发生器连接至第一电荷泵，参考信号Vref分别接入欠采样鉴相器以及脉冲发生器；压控振荡器的输出端连接至欠采样鉴相器和分频器；

校准电路包括死区鉴相器、数字电路和第二电荷泵，其中，所述参考信号Vref接入死区鉴相器，死区鉴相器的输出信号一方面进入第二电荷泵，另一方面进入数字电路；数字电路的输出连接至压控振荡器；压控振荡器的输出经过分频器产生分频信号Vdiv并进入所述死区鉴相器。

进一步地，所述适用于欠采样锁相环自动频率矫正电路包含两个环路：采样锁相环路SSPLL和频率锁定环路FLL；