[发明专利]一种适用于欠采样锁相环自动频率矫正电路及矫正方法

权利要求书

1.一种适用于欠采样锁相环自动频率矫正电路，其特征在于，包括锁相环电路以及校准电路，其中：

锁相环电路包括欠采样鉴相器、第一电荷泵、脉冲发生器、环路滤波器以及压控振荡器，其中，欠采样鉴相器、第一电荷泵、环路滤波器和压控振荡器依次连接，脉冲发生器连接至第一电荷泵，参考信号Vref分别接入欠采样鉴相器以及脉冲发生器；压控振荡器的输出端连接至欠采样鉴相器和分频器；

校准电路包括死区鉴相器、数字电路，其中，所述参考信号Vref接入死区鉴相器，死区鉴相器的输出信号一方面进入第二电荷泵，另一方面进入数字电路；数字电路的输出连接至压控振荡器；压控振荡器的输出经过分频器产生分频信号Vdiv并进入所述死区鉴相器；第二电荷泵的输出连接环路滤波器；

所述数字电路包括N位计数器201、N位计数器202，脉冲生成器203、脉冲生成器204，一个M位加法逻辑单元(205)、一个M位减法逻辑单元(206)、延时器207、延时器208和M位正向时钟D触发器209、M位正向时钟D触发器210，M位反相时钟D触发器211、M位反相时钟D触发器212以及一个M位双路选择器(213)；

所述死区鉴相器的输出信号down和up分别接入N位计数器201和N位计数器202的输入端，N位计数器201和N位计数器202的输出端分别接入脉冲生成器203和脉冲生成器204的输入端；脉冲生成器203的输出端接到M位加法逻辑单元(205)以及接到一个延时器207，脉冲生成器204的输出端接到M位减法逻辑单元(206)以及接到另一个延时器208，延时器207的输出端接到了M位正向时钟D触发器209和M位反相时钟D触发器211的时钟输入端，M位正向时钟D触发器209的输出端连接M位反相时钟D触发器211的输入端，M位正向时钟D触发器210的输出端连接M位反相时钟D触发器212的输入端，而延时器208的输出接到了M位正向时钟D触发器210和M位反相时钟D触发器212的时钟输入端；M位加法逻辑单元(205)和M位减法逻辑单元(206)的输出分别接到了M位正向时钟D触发器209和M位正向时钟D触发器210的输入端，最后由M位反相时钟D触发器211和M位反相时钟D触发器212的输出端接到了M位双路选择器(213)的输入端，而M位双路选择器(213)的输出端则是压控振荡器VCO的控制字，同时反馈给M位加法逻辑单元(205)和M位减法逻辑单元(206)的输入端作为下一次计算的基数。

2.根据权利要求1所述的适用于欠采样锁相环自动频率矫正电路，其特征在于，所述适用于欠采样锁相环自动频率矫正电路包含两个环路：欠采样锁相环路SSPLL和频率锁定环路FLL；

频率锁定环路FLL包含上述的死区鉴相器、第二电荷泵以及分频器；首先鉴别Vref和Vdiv的频率差，死区鉴相器会产生输出信号up或down来控制第二电荷泵对环路滤波器的充放电，从而影响环路滤波器输出给压控振荡器的连续调谐电压，频率锁定环路FLL具有粗锁定的功能，辅助欠采样锁相环路SSPLL的锁定；

欠采样锁相环路SSPLL中包括欠采样鉴相器、第一电荷泵、环路滤波器、以及压控振荡器；经历了频率锁定环路的粗锁定以后，此时Vref和Vdiv的频率相同，但相位不同，欠采样锁相环路SSPLL直接利用压控振荡器的输出反馈给欠采样鉴相器，从而通过采样鉴相器控制第一电荷泵对环路滤波器的充放电，再者改变了压控振荡器VCO的连续调谐电压Vctl，最终实现完全的相位锁定。

3.根据权利要求2所述的适用于欠采样锁相环自动频率矫正电路，其特征在于，在相位锁定的时候频率锁定环路FLL停止工作，死区鉴相器的输入为频率锁定环路FLL输出的分频信号Vdiv以及参考信号Vref，输出信号up或down给到了环路滤波器和数字电路中，数字电路经过运算以后把比特信号给压控振荡器的调谐控制字端，这样一来，在锁定的时候频率锁定环路FLL停止了工作，继而校准电路也停止了工作，没有丝毫有用的信号进入到校准电路，保证了锁相环在正常锁定时候的性能。