[发明专利]半导体结构及其制备方法有效
申请号: | 202110750624.5 | 申请日: | 2021-07-01 |
公开(公告)号: | CN113471149B | 公开(公告)日: | 2023-09-26 |
发明(设计)人: | 孔忠;洪海涵 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L21/768;H01L23/48 |
代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 郭凤杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 制备 方法 | ||
1.一种半导体结构的制备方法,其特征在于,包括:
提供基底;
在所述基底内形成多个间隔排布的接触孔;
在所述接触孔内形成接触材料层;
在所述接触材料层和所述基底上形成位线材料层;
去除部分所述位线材料层和部分所述接触材料层,以形成位线结构,所述位线结构包括剩余的所述位线材料层构成的位线层以及剩余的所述接触材料层构成的接触层,所述接触层位于所述接触孔内,所述位线层跨越所述接触孔以及所述接触孔外的所述基底。
2.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述在所述基底上形成多个间隔排布的接触孔,包括:
在所述基底上形成介质材料层;
在所述介质材料层上形成第一图形化掩膜层;
基于第一图形化掩膜层,对所述介质材料层和所述基底进行刻蚀,去除部分所述介质材料层和部分所述基底,形成所述接触孔。
3.根据权利要求2所述的半导体结构的制备方法,其特征在于,所述在所述接触孔内形成接触材料层之前,包括:
去除保留的所述介质材料层。
4.根据权利要求3所述的半导体结构的制备方法,其特征在于,所述去除部分所述位线材料层和部分所述接触材料层,以形成位线结构包括:
在所述位线材料层上形成第二图形化掩膜层;
基于第二图形化掩膜层,对所述位线材料层和所述接触材料层进行刻蚀,去除部分所述位线材料层和部分所述接触材料层,以形成所述位线结构。
5.根据权利要求1所述的半导体结构的制备方法,其特征在于,
所述基底具有相邻的阵列区域和外围区域,所述在所述基底上形成多个间隔排布的接触孔,包括:
在所述基底上形成外围功能材料层;
去除所述阵列区域的所述外围功能材料层;
在所述阵列区域的基底上形成所述接触孔。
6.根据权利要求5所述的半导体结构的制备方法,其特征在于,所述外围功能材料层包括多晶硅层,所述去除所述阵列区域的所述外围功能材料层,包括:
在所述阵列区域的多晶硅层上形成注入阻挡层;
基于所述注入阻挡层,对所述外围区域的所述多晶硅层进行离子注入,形成掺杂多晶硅;
去除所述注入阻挡层;
去除所述阵列区域的未掺杂的所述多晶硅层,且保留所述外围区域的所述掺杂多晶硅。
7.根据权利要求6所述的半导体结构的制备方法,其特征在于,所述去除所述阵列区域的未掺杂的所述多晶硅层,且保留所述外围区域的所述掺杂多晶硅包括:
利用湿法或干法自对准的刻蚀方式去除所述阵列区域的未掺杂的所述多晶硅层。
8.根据权利要求6所述的半导体结构的制备方法,其特征在于,所述在所述阵列区域的基底上形成所述接触孔,包括:
在所述阵列区域的所述基底上和所述外围区域的所述外围功能材料层上形成介质材料层;
对所述介质材料层进行平坦化处理,使所述阵列区域的所述介质材料层的顶面与所述外围区域的所述介质材料层的顶面齐平;
在所述介质材料层上形成第一图形化掩膜层,所述第一图形化掩膜层具有位于所述阵列区域的开口,所述开口暴露出所述介质材料层并定义出所述接触孔的形状及位置;
基于所述第一图形化掩膜层,对所述介质材料层和所述基底进行刻蚀,去除部分所述介质材料层和部分所述基底,形成所述接触孔。
9.根据权利要求8所述的半导体结构的制备方法,其特征在于,所述在所述接触孔内形成接触材料层之前,包括:
去除保留的所述介质材料层;
所述在所述接触孔内形成接触材料层,包括:
在所述接触孔内形成所述接触材料层,且在所述掺杂多晶硅表面形成所述接触材料层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110750624.5/1.html,转载请声明来源钻瓜专利网。