[发明专利]互连结构、半导体结构及其形成方法

说明书

本公开提供了一种互连结构、半导体结构及其形成方法，该半导体结构包括：衬底；第一金属线，位于所述衬底上方并且沿第一方向延伸；保护层，衬垫所述第一金属线的侧壁；第二金属线，位于所述第一金属线上并且沿所述第一方向延伸；第三金属线，位于所述第二金属线上方并且沿垂直于所述第一方向的第二方向延伸。

技术领域

本发明的实施例涉及互连结构、半导体结构及其形成方法。

背景技术

半导体集成电路(IC)行业经历了快速的增长。IC材料和设计的技术进步已经产生了几代IC。每一代电路都比上一代电路更小、更复杂。但是，这些进步增加了处理和制造IC的复杂性。

在IC发展的过程中，功能密度(即，每个芯片面积的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺产生的最小的部件或线)减小了。这种按比例缩小的过程通常可通过提高生产效率和降低相关成本来提供收益。

然而，由于部件尺寸继续减小，因此制造工艺继续变得更加难以执行，并且部件(或线)的临界尺寸均匀性继续变得更加难以控制。例如，难以减小相同水平的两个通孔之间的距离。电气短路也是一个棘手的问题，阻碍了实现最小临界值最小化的道路。以越来越小的尺寸形成可靠的半导体器件是具有挑战性的。

发明内容

根据本发明实施例的一个方面，提供了一种半导体结构，包括：衬底；第一金属线，位于衬底上方并且沿第一方向延伸；保护层，衬垫第一金属线的侧壁；第二金属线，位于第一金属线上并且沿第一方向延伸；以及第三金属线，位于第二金属线上方并且沿垂直于第一方向的第二方向延伸。

根据本发明实施例的另一个方面，提供了一种互连结构，包括：衬底；第一绝缘层，位于衬底上方；多个第一金属线，位于第一绝缘层的第一水平上处，其中，多个第一金属线中的每个沿第一方向延伸；以及多个第二金属线，其中着多个第二金属线中的每个沿第一方向延伸并且位于着第一水平上方的着第一绝缘层的第二水平处，多个第一金属线中的第一金属线和多个第二金属线中的第二金属线以交错的方式布置，第一绝缘层的第一部分位于多个第二金属线中的每个的底表面与多个第一金属线中的每个的顶表面之间，第一部分的高度在6nm至15nm的范围内。

根据本发明实施例的又一个方面，提供了一种形成半导体结构的方法，包括：在衬底上方沉积第一绝缘材料，其中，衬底包括有源区；蚀刻第一绝缘材料，以在第一绝缘材料的第一水平上限定沿第一方向延伸的第一凹槽；沉积衬垫第一凹槽的侧壁的第二绝缘材料；以及在第一凹槽中沉积第一金属线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本公开的一些实施例的半导体结构的顶视图。

图1B是根据本公开的一些实施例的半导体结构的顶视图。

图1C是根据本公开的一些实施例的半导体结构的顶视图。

图2A是根据本公开的一些实施例的半导体结构的顶视图。

图2B是根据本公开的一些实施例的半导体结构的顶视图。

图3是根据本公开的一些实施例的半导体结构的顶视图。

图4A是根据本公开的一些实施例的半导体结构的截面图。

图4B是根据本公开的一些实施例的半导体结构的截面图。

图5A是根据本公开的一些实施例的半导体结构的截面图。

图5B是根据本公开的一些实施例的半导体结构的截面图。

图6示出了根据本公开的一些实施例的用于制造半导体结构的方法的流程图。